AMD planuje zrewolucjonizować architekturę procesorów, wprowadzając innowacyjną technologię połączeń między rdzeniami (D2D) w swoich nadchodzących procesorach Zen 6. Wstępne informacje na temat tego postępu pojawiły się już w procesorach APU Strix Halo.
Innowacje AMD w zakresie połączeń międzysystemowych, na przykładzie procesorów APU Strix Halo
Zanim zagłębimy się w szczegóły, warto docenić wysiłki firmy High Yield w zakresie ujawnienia modyfikacji połączeń D2D w Strix Halo. To przełomowe odkrycie jest obiecującym prognostykiem przyszłości AMD. Od lat AMD korzysta z tej samej technologii połączeń międzyukładowych od premiery Zen 2. Jednak nadchodzące procesory Zen 6 prezentują znaczącą ewolucję, a elementy tego, co nazywa się „DNA Zen 6”, są już obecne w procesorach APU Strix Halo.
Zrozumienie bieżącej komunikacji D2D firmy AMD
Obecna technologia połączeń AMD opiera się na fizycznych warstwach szeregowo-deserializatora (SERDES) umieszczonych na krawędziach struktur złożonych chipletów. Metoda ta umożliwia szybką komunikację poprzez łącza szeregowe, które przesyłają dane przez podłoże organiczne do struktury wejścia/wyjścia i struktury SoC (System-on-Chip).SERDES działa jako most, konwertując równoległe strumienie danych z różnych struktur złożonych chipletów na szeregowe strumienie bitów, które są następnie przesyłane przez obudowę. Tradycyjna metoda wykorzystująca setki przewodów miedzianych do łączenia struktur nie jest możliwa w przypadku konwencjonalnych podłoży.
Natomiast deserializator po drugiej stronie konwertuje szeregowe strumienie bitów z powrotem do ich pierwotnego formatu. Chociaż mechanizm SERDES spełnia swoje zadanie, wprowadza on jednak pewne ograniczenia: narzut energetyczny związany z procesami serializacji i deserializacji wymaga zasobów na odzyskiwanie sygnału zegarowego, korekcję oraz kodowanie/dekodowanie danych. Metoda ta powoduje również dodatkowe opóźnienia, wpływając na ogólną wydajność komunikacji D2D.
Potrzeba ulepszonej komunikacji D2D
Metodologia SERDES była wystarczająca, gdy komunikacja D2D była ograniczona do określonych standardowych układów scalonych. Jednak wraz z rosnącą integracją neuronowych jednostek przetwarzania (NPU), zapotrzebowanie na spójną, nisko-opóźnieniową przepustowość dla pamięci i złożonych układów chipletów rośnie. Architektura Strix Halo oznacza przełomową transformację w sposobie, w jaki układy scalone Zen 6 firmy AMD będą się ze sobą komunikować, wykorzystując technologię Integrated Fan-Out on Substrate (InFO-oS) firmy TSMC wraz z warstwą redystrybucji (RDL).Przyjrzymy się tym technologiom bardziej szczegółowo.
Innowacje w technologii połączeń D2D
Aby złagodzić nieefektywność związaną z tradycyjną komunikacją D2D, AMD wdrożyło nowatorską konstrukcję w Strix Halo. Wykorzystuje ona wiele krótkich, równoległych przewodów umieszczonych w przejściówce pod rdzeniami wykonanymi z RDL. To podejście tworzy sieć połączeń między rdzeniami krzemowymi a podłożem organicznym, zwiększając możliwości komunikacyjne poprzez większą liczbę portów równoległych. Analiza High Yield wskazuje, że konstrukcja Strix Halo charakteryzuje się charakterystycznym układem małych padów, nawiązujących do klasycznych układów „fan-out”, skutecznie zastępując nieporęczny system SERDES.
Korzyści i wyzwania podejścia wachlarzowego
Ta udoskonalona metoda połączeń D2D ma znacząco zmniejszyć zużycie energii i opóźnienia, eliminując potrzebę serializacji/deserializacji. Co więcej, ogólna przepustowość może zostać zwiększona dzięki włączeniu dodatkowych portów w architekturze procesora. Pomimo tych udoskonaleń, zastosowanie konstrukcji typu fan-out wiąże się z pewnymi wyzwaniami, zwłaszcza w odniesieniu do zawiłości związanych z zarządzaniem wielowarstwowym RDL i dostosowywaniem się do nowych priorytetów routingu, ponieważ przestrzeń pod rdzeniami jest zajmowana przez okablowanie typu fan-out.
Podsumowując, wprowadzenie przez AMD technologii Strix Halo oznacza znaczący postęp w dziedzinie połączeń D2D i oczekuje się, że to innowacyjne podejście zostanie przeniesione na procesory Zen 6. Wnioski ujawnione przez High Yield są rzeczywiście godne uwagi i zachęcają entuzjastów technologii do głębszego zapoznania się z tymi przełomowymi rozwiązaniami.
Powiązane artykuły:
Samsung zapowiada wprowadzenie na rynek dysków SSD PCIe Gen6 o pojemności 512 TB w 2027 roku; InnoGrit opracowuje dyski SSD PCIe Gen6 AI NVMe/CXL do rozwiązań korporacyjnych
9:05
Procesory Panther Lake firmy Intel: pierwsze przedsięwzięcie firmy w segmencie węzła 18A o dużym znaczeniu – pełny przegląd
8:07
Colorful wprowadza na rynek płyty główne AM5 z obsługą OC dla procesorów AMD Ryzen: B850M ARK z generatorem BCLK i X870E Vulcan z konfiguracją Dual DIMM
7:59
Dodaj komentarz