サムスン、2025年に2nmプロセスに裏面電源技術を導入、チップ面積を19%縮小、インバウンドの効率向上を目指す

サムスン、2025年に2nmプロセスに裏面電源技術を導入、チップ面積を19%縮小、インバウンドの効率向上を目指す

サムスンは3nm GAAプロセスではあまり成功していないかもしれないが、来年量産に入るといわれている次世代2nm技術で挽回するつもりだ。新しいレポートによると、ファウンドリーのライバルであるTSMCに対して優位性を得るために、韓国の巨人はバックサイド電源(BSPDN)技術を導入しており、いくつかの利点を提供することを目的としています。これについては、ここで説明します。

BSPDN テクノロジーは 2 つの ARM コアでテストされたとされており、サムスンはさまざまな程度で両方のチップ面積を削減することに成功しました。

サムスンとTSMCは、どちらも自社の2nmノードの最高のバージョンを導入することを目指しているため、競争的な対戦になるだろう。 Samsung にとって、Chosun のレポートによると、裏面電源技術は革新的な技術となることが期待されており、初期テストの結果は同社の目標を上回りました。具体的なテストに関しては、サムスンはこの技術を名前のない 2 つの ARM コアに適用し、チップ面積が 10 パーセントと 19 パーセント削減されたと言われています。

チップ面積の縮小により、サムスンはより小さな表面積を宣伝する SoC 設計の量産を効果的に開始できるようになり、それだけでなく、以前に実施されたテストにより、パフォーマンスと電力効率のレベルを大幅に向上させることに成功しました。報告書に記載されているように、BSPDN はまだ商業化されていない新しいプロセスですが、これがコストの制約によるものか、それともこの技術の検討があまり考慮されていなかったのかは言及されていません。

いずれにせよ、裏面電源は名前が示すように、回路と電源スペースを分離するウェーハの裏側に配置される電源線です。これは効率を最大化するのに役立ち、半導体の性能を向上させる機会も存在します。現在、電力線はウェーハの上部に配置されています。これは、そこに回路が描かれており、メーカーにとって非常に便利であるためです。しかし、回路がより洗練され、Samsung と TSMC が 2nm などの先進的なノードを模索し始めるにつれ、回路と電源線を片側に彫り込むことがますます困難になりつつあります。

最終的には、回路ギャップが狭くなるにつれて干渉が発生し、設計と量産の両方でさらなる困難が生じることになります。サムスンはすでに日本のスタートアップから最初の2nmチップの注文を獲得したと言われているが、BSPDN技術がこのバッチに適用されたかどうかは不明である。 TSMCが背面電源の実験を行っているという情報はないため、理論上はサムスンがこの点で有利だが、このアプローチがどれほど成功するかは時間が経てば分かるだろう。

ニュースソース:朝鮮

関連記事:

最新の開発者ディスカッションで明らかになった 5 つの新しい原神キャラクター構築機能
『ラブ・イズ・ブラインド』シーズン6のスキャンダル：ガスライティングから密会まで

コメントを残す

メールアドレスが公開されることはありません。 ※ が付いている欄は必須項目です