日本のRapidusは、革新的な2nmプロセスで半導体業界で注目を集めています。同社は最近、最先端ノードのロジック密度を示すデータを発表し、TSMCの有名なN2アーキテクチャに匹敵するレベルにあることを示しました。
半導体業界の競合：Rapidusが2nm競争でTSMCに挑む
ここ数ヶ月、Rapidusは日本を代表する半導体企業として注目を集めており、NVIDIAなどの大手企業からの支持もさらに強固なものとなっています。同社の新しい2nmプロセス「2HP」は、@Kurnalsaltsによって注目されており、そのロジック密度はTSMCのN2と直接競合し、Intelの18A密度を大幅に上回ると指摘されています。
Raipidus は 2nm（2HP という名前）とデータを共有しており、ロジック密度における次世代プロセス技術を知ることができます。pic.twitter.com/sHsjJB3mn8
— クルナル（@Kurnalsalts）2025年8月31日
新たに発表されたデータによると、Rapidusの2HPは237.31 MTr/mm²という高いロジック密度を達成しており、TSMCの236.17 MTr/mm²に迫る水準となっています。この高密度化に使用されたセルライブラリの解析には、G45ピッチでセル高138ユニットの高密度（HD）ライブラリが含まれています。両ノードとも最適なロジック密度を目指しており、市場投入時にはほぼ同程度のトランジスタ数となる可能性が高いと考えられます。
対照的に、Intelの18Aノードは184.21 MTr/mm²という低い密度を誇ります。この差異は主に、HDライブラリを用いたベンチマーク手法に起因しています。さらに、Intelは依然としてパフォーマンス対電力の指標を重視しており、これは単なる高密度化よりも優先されます。18Aノードは主に内部処理に重点を置いています。
Rapidus社が競争力のある集積度を達成したことは、半導体業界における同社の大きな前進を示しています。特筆すべきは、枚葉式前工程という独自のアプローチを採用し、生産量の的確な調整を可能にし、最終的には成果の向上に繋がっている点です。
Rapidus 社の期待される 2nm プロセス デザイン キット (PDK) は、2026 年第 1 四半期に利用可能になる予定であり、初期の兆候では、この新しいノードが市場に強力な進歩をもたらす可能性があることが示唆されています。
コメントを残す