
PCI Express 8.0 規格は、主に消費者向けではなく高度なコンピューティング アプリケーション向けに設計された、並外れた帯域幅機能を提供することを約束します。
PCI-SIGがPCIe 8.0の仕様草案を発表:PCIe 5.0と比較して8倍の帯域幅を提供予定
PCI Special Interest Group(PCI-SIG)は先日、PCIe 8.0の仕様ドラフトバージョン0.3のリリースにより、重要なマイルストーンを達成したと発表しました。この新しいドラフトでは、PCIe 8.0が驚異的な256GT/sの生ビットレートをサポートし、双方向で最大1.0TB/sの帯域幅を実現することが明らかになっています。この初期ドラフトは現在、会員企業に公開されており、詳細はPCI-SIGの最近のプレスリリースに記載されています。

PCIe 7.0規格の後継となるPCIe 8.0は、帯域幅が従来の128 GT/sから256 GT/sへと倍増します。これは、PCIe規格が総帯域幅1 TB/sに到達した初めての快挙であり、既に様々なマザーボードモデルで広く採用されている既存のPCIe 5.0を上回ります。ただし、PCIe 8.0は一般消費者向けではなく、人工知能、量子コンピューティング、その他の最先端技術など、高度な計算能力を必要とするアプリケーション向けに設計されている点に留意する必要があります。
一般的なユーザーにとって、PCIe 4.0および5.0規格は依然として非常に高い機能を備えています。実際、現在入手可能な最先端のグラフィックカードは、PCIe 5.0の潜在的な帯域幅を十分に活用できていません。専門家は、メーカー各社が新しいPCI Express規格の採用にあまり積極的ではないため、PCIe 6.0が主流のデバイスで標準となるのは2030年以降になると予想しています。とはいえ、Silicon Motionが最近、PCIe 6.0 SSDコントローラーを初めて発表したことから、PCIe 6.0はエンタープライズ市場でまもなく普及すると予想されています。

今年初めにPCIe 7.0が導入され、2028年のリリースが予定されているPCIe 8.0への道が開かれました。PCIe 8.0の主な特徴の一つは、PCIe 6.0および7.0と共通の機能であるパルス振幅変調4レベル(PAM4)シグナリングを活用したSignal Technology(信号技術)の採用です。将来の技術を見据えて設計されたPCIe 8.0は、AI、機械学習、高速ネットワーク、エッジコンピューティング、量子コンピューティングといった新興分野への対応を目指しています。この仕様は、高度なコンピューティングタスクに伴う高まる需要に的確に対応します。
さらに、PCI-SIGは、このような高速変動に対応するための新しいコネクタ技術と相互接続ソリューションを積極的に研究しています。PCIe 8.0の導入は、約3年ごとに帯域幅を倍増するというPCI-SIGの一貫したアプローチと一致しています。
PCIe 8.0仕様の主な目的:
- x16 構成により、生のビット レート 256.0 GT/s と最大双方向帯域幅 1.0 TB/s を実現します。
- 新しいコネクタ技術を検討しています。
- レイテンシと前方エラー訂正 (FEC) の目標が満たされていることを確認します。
- 信頼性の目標を確立する。
- 以前の PCIe 世代との下位互換性を維持します。
- 帯域幅効率を最適化するためにプロトコルを強化します。
- 電力削減技術に焦点を当てています。
詳細については、PCI SIG ブログをご覧ください。
コメントを残す