LPDDR6メモリ規格の登場は、モバイルシステムのパフォーマンス、効率性、セキュリティ、そして信頼性の向上を実現する新時代の到来を告げるものです。主要メモリメーカーは、様々な技術分野に変革をもたらすであろうこの最先端規格を採用する予定です。
JEDECがLPDDR6メモリ規格を発表：エッジAI、クライアントコンピュータ、データセンター、車載アプリケーションにとって大きな前進
LPDDR6は、半導体規格の主要機関であるJEDECによって発表されたLPDDR5とLPDDR5Xの後継規格です。この革新的なメモリ規格は、モバイルプラットフォーム向けに特別に設計されており、優れたパフォーマンスと電力効率の向上を両立させています。エッジコンピューティングにおける人工知能、クライアントコンピューティングシステム、サーバーインフラ、そして自動車産業の進歩といった用途への応用が期待されています。
JEDEC は、JC-42.6 低電力メモリ小委員会のメンバーによる長年にわたる献身的な努力の成果である LPDDR6 を発表できることを誇りに思います。
LPDDR6 は、電力効率、堅牢なセキュリティ オプション、高性能のバランスを実現しており、電力に配慮した高性能の世界で次世代のモバイル デバイス、AI、関連アプリケーションが成功するための理想的な選択肢です。
– Mian Quddus、JEDEC 取締役会会長
LPDDR6メモリは、従来製品と比べて大幅な進化を遂げています。デュアルサブチャネルアーキテクチャを採用し、ダイあたり2つのサブチャネル（それぞれ12本のデータクエリ（DQ）ライン）を搭載し、32Bおよび64Bの柔軟なバースト長をサポートします。1チャネルあたり2×8構成の16本のDQラインを備えるLPDDR5とは異なり、LPDDR6は2×12構成でパフォーマンスを最適化し、レイテンシとアクセス速度を大幅に向上させます。
電力効率の面では、LPDDR6は低電圧で動作し、動的消費電力を最小限に抑えます。DVFSL（Dynamic Voltage Frequency Scaling for Low Power）などの革新的な機能により、低周波数動作時の電圧調整が可能になります。さらに、ダイナミック効率モードにより、低電力状態での単一サブチャネル動作が可能になり、LPDDR5と比較して大幅な消費電力削減を実現します。
セキュリティと信頼性への懸念に対処するため、LPDDR6は、オンダイエラー訂正（ECC）、CAパリティ、内蔵セルフテスト（MBIST）などの高度なエラー訂正技術を採用しています。さらに、行単位のアクティベーションカウント（PRAC）やメタ領域カーブアウトなどの追加機能により、効果的なエラー検出・管理戦略を通じてデータの整合性と信頼性が向上します。
新世代の低消費電力メモリLPDDR6は、大幅なパフォーマンスの向上を実現し、
LPDDR6 は、モバイル アプリケーションだけでなく、エッジ AI コンピューティング、クライアント コンピューター、データ センター、自動車など、他の多くのコンピューティング分野にもプラスの影響を与えます。
– Osamu Nagashima, Advantest Corporation
詳細については、JEDECの公式発表をご覧ください：JEDEC。また、画像や詳細情報については、WCCFTech をご覧ください。
コメントを残す