インテルのNova Lake-S「bLLC」キャッシュ構成に関する最近の情報開示により、次期デスクトップCPUの画期的な開発が明らかになった。これらのCPUは、最大288MBという驚異的なキャッシュ容量を備える予定だ。
Intel Nova Lake-S：最大288MBのbLLCキャッシュを搭載したデスクトップCPU、9950X3D2を80MB上回る
IntelのNova Lake-S CPUに関する最新情報が明らかになり、特にbLLC構成が注目されています。業界関係者のJaykihn氏が詳細な概要を提供し、bLLC（Big Last Level Cache）バリアントは、シングルタイル構成で最大144MB、デュアルタイル構成で最大288MBのキャッシュ容量を提供し、ラインナップ全体にわたる戦略的なキャッシュ容量の強化を示していると述べています。
IntelのNova LakeデスクトップCPUは、5つのコアダイを基本構成とし、シングルおよびデュアルの演算タイル構成に対応しています。デュアルタイル構成は「DS」と表記され、高性能を求めるエンスージアスト向けとなっています。
エントリーレベルのダイ構成は、4つのPコアと4つのLPEコアからなる8コア設計を採用しています。それに続く16コア構成は、4つのPコア、8つのEコア、および4つのLPEコアを提供します。さらに、2つの異なる28コア構成があり、どちらも8つのPコアと16のEコア、そして4つのLPEコアを備えています。これらのうち1つは、AMDのX3D CPUに対抗することを目的としたbLLCバリアントを採用していますが、同じダイスタッキング技術は使用していません。
デュアル・コンピュート・タイル・モデル（「DS」）の場合、インテルは単一の52コア構成を提供しており、これは8つのPコアと16のEコアを搭載した2つのダイで構成されています。いずれの構成でも同じ4つのLPEコアが保持されており、これらはコンピュート・タイル外に配置されているため影響を受けません。
Intelの以前のレポートによると、シングルコンピュートタイル「bLLC」モデルは144MBのキャッシュを搭載し、デュアルモデルは最大288MBのキャッシュを搭載することが確認されている。物理的な寸法に関しては、標準コンピュートタイルは98mm²、bLLCモデルは154mm²となる。
Intel Nova Lake-S デスクトップCPU：ダイ構成
| ダイ構成 | 変異体 | コア設定 | LPEコア | キャッシュ | CPU PCIeレーン | GPUコア |
|---|---|---|---|---|---|---|
| 8C | 単一コンピューティングタイル | 4P+0E | 4LPE | 標準 | 24 Gen5 | 2 Xe3 |
| 16℃ | 単一コンピューティングタイル | 4P+8E | 4LPE | 標準 | 24 Gen5 | 2 Xe3 |
| 28℃ | 単一コンピューティングタイル | 8P+16E | 4LPE | 標準 | 24 Gen5 | 2 Xe3 |
| 28℃ | 単一コンピューティングタイル | 8P+16E | 4LPE | bLLC「ビッグLLC」 | 24 Gen5 | 2 Xe3 |
| 52C | デュアルコンピューティングタイル | 2x 8P+16E | 4LPE | bLLC「ビッグLLC」 | 24 Gen5 | 2 Xe3 |
次世代CPU（WeUs）に向けて、インテルは新たに発表されたNova LakeチップをCore Ultra Series 4デスクトップ製品群に採用する計画だ。Core Ultra 3、5、7、9の各ファミリーには、少なくとも13種類のモデルが用意される予定だ。さらに、52コアと44コアの両方を搭載した高性能モデルも登場すると見込まれている。
これらのエンスージアスト向けモデルは、最大 175W の熱設計電力 (TDP) を搭載すると報じられており、残りのラインナップは 35W から 125W の範囲となる。エントリーレベルの Core Ultra 3 および 5 モデルは、35W TDP から始まり、電力ロック解除バリアントでは最大 65W までスケールアップする。標準構成は 125W の TDP を特徴とし、電力最適化モデルの一部は 65W となる。統合 GPU (iGPU) を搭載しない「F」バリアントも利用可能となる。すべての Intel Nova Lake CPU には 2 つの Xe3 コアが含まれると予想されており、将来のバリアントの 1 つには、より高性能な iGPU が搭載される予定である。
Intel Nova Lake-S デスクトップCPU WeUs（予備情報）
| モデル | 製品ID | コア | コア設定 | キャッシュレイアウト | 合計キャッシュ | TDP/cTDP |
|---|---|---|---|---|---|---|
| コアウルトラX？ | P3DX | 52コア | 2x 8P+16E+(4LPE) | bLLC「ビッグLLC」 | 288MB | 175W |
| コアウルトラX？ | P2DX | 44コア | 2x 8P+12E+(4LPE) | bLLC「ビッグLLC」 | 264 MB | 175W |
| コアウルトラ9 | P2D | 28コア | 8P+16E+4LPE | bLLC「ビッグLLC」 | 144 MB | 125W |
| コアウルトラ9 | P2K | 28コア | 8P+16E+4LPE | 標準 | 36MB | 125W/65W |
| コアウルトラ9 | P2 | 22コア | 6P+12E+4LPE | bLLC「ビッグLLC」 | 108 MB | 65W |
| コアウルトラ7 | P1D | 24コア | 8P+12E+4LPE | bLLC「ビッグLLC」 | 132 MB | 125W |
| コアウルトラ7 | P1K | 24コア | 8P+12E+4LPE | 標準 | 33MB | 125W/65W |
| コアウルトラ7 | P1 | 16コア | 4P+8E+4LPE | 標準 | 18MB | 65W/35W |
| コアウルトラ5 | MS2K/MS2KF | 22コア | 6P+12E+4LPE | 標準 | 27MB | 125W/65W |
| コアウルトラ5 | MS2 | 12コア | 4P+4E+4LPE | 標準 | 15MB | 65W/35W |
| コアウルトラ5 | MS1 | 8コア | 4P+0E+4LPE | 標準 | 12 MB | 65W/35W |
| コアウルトラ3 | T1 | 6コア | 2P+0E+4LPE | 標準 | 6MB | 65W/35W |
Jaykihnの報告によると、デュアルおよびシングルコンピューティングタイルモデルを含む、いくつかのWeUの詳細が明らかになっている。注目すべきWeUとその最大キャッシュは以下のとおりである。
- Core Ultra X (52コア) – 288MB
- Core Ultra X (44コア) – 264MB
- Core Ultra 9 (28コア) – 144 MB
- Core Ultra 7 (24コア) – 132 MB
- Core Ultra 9 (22コア) – 108 MB
これらのデュアル演算タイルWeUは、競合するAMDのデュアル3D Vキャッシュ製品、特に来週発売される208MBのキャッシュを搭載したRyzen 9 9950X3D2に対するIntelの戦略的な対応を示すものです。264MBのNova Lakeバリアントは27%増のキャッシュを提供し、フラッグシップの288MBモデルは38%増の大幅なキャッシュを提供します。さらに、AMDは将来のX3D CPUでキャッシュ構成を強化すると予想されており、デスクトッププロセッサの競争環境が今後激化することを示しています。
この展開は、インテルとAMDが次世代CPUの発売に向けて準備を進める中で、両社間の激しい競争の舞台を整えることになる。インテルのNova Lakeの仕様はデスクトップ向け製品の大幅な復活を示唆しており、AMDは間もなく登場するRyzenシリーズで積極的に対抗する準備をしている可能性が高い。
2026年に両テクノロジー大手から画期的なデスクトップCPUが登場する可能性もあり、発売が近づくにつれて期待が高まっている。この興奮は、ハードウェア愛好家だけでなく、PC市場における改善と革新を待ち望む、予算重視の消費者にも共有されている。
比較概要：AMD Olympic Ridge vs Intel Nova Lake-S
| CPU | インテル Core Ultra 400 | AMD Ryzen 10000シリーズ？ |
|---|---|---|
| 家族 | ノヴァレイク-S | オリンピックリッジ |
| 建築 | コヨーテ・コーブ（P-コア）、アークティック・ウルフ（E/LPコア） | 6時でした |
| CPUプロセス | TSMC N2P | TSMC N2P |
| コア数（最大） | 52 | 24 |
| スレッド数（最大） | 52 | 48 |
| 最大Pコア数 | 16 | 24 |
| 最大Eコア | 32 | 該当なし |
| 最大LP-Eコア数 | 4 | 該当なし |
| 最大キャッシュ容量（L2+L3） | 160～320MB | 96 MB L3 |
| 最大 bLLC キャッシュ | 144～288MB | スタックあたり64MB？ |
| DDR5 (1DPC 1R) | 8000 MT/s、CUDIMM – はい | 7200 MT/s?、CUDIMM – はい |
| PCIe 5.0レーン（最大） | 36 | 未定 |
| PCIe 4.0レーン数（最大） | 16 | 未定 |
| ソケットサポート | LGA 1954 | AM5 |
| 最大TDP（PL1） | 125～175W | 125W以上 |
| 最大出力 | 約700W（デュアル）、約350W（シングル） | 未定 |
| 打ち上げ | 2026年後半 | 2026年後半 |
コメントを残す