Broadcom は最近、パフォーマンスと効率性を向上させてカスタム コンピューティング プラットフォームに革命を起こすことを目的とした革新的な 3.5D eXtreme Dimension System in Package (XDSiP) テクノロジーを発表しました。
Broadcom の 3.5D XDSiP プラットフォームで AI と HPC に革命を起こす
プレスリリース：本日、Broadcom Inc. は 3.5D XDSiP プラットフォーム技術を正式に発表しました。これにより、消費者向け AI セクターは XPU と呼ばれる高度なカスタム アクセラレータを設計できるようになります。この最先端のプラットフォームは、6,000 mm² を超えるシリコンを統合し、1 つのパッケージ デバイス内に最大 12 個の高帯域幅メモリ (HBM) スタックを収容できるため、大規模な AI アプリケーション向けにカスタマイズされた低電力で高効率なコンピューティングを実現できます。特に、Broadcom は業界初の Face-to-Face (F2F) 3.5D XPU を発表することで画期的な進歩を遂げました。
生成 AI モデルのトレーニングの需要が急増するにつれ、10 万から 100 万の XPU で構成される大規模なクラスターの必要性が高まっています。この高まるニーズは、従来のコンピューティング アーキテクチャに課題をもたらします。エネルギー消費とコストを抑えながら、望ましいパフォーマンス レベルを達成するには、高度なコンピューティング機能、メモリ、I/O リソースの統合が不可欠になるからです。ムーアの法則や従来のプロセス スケーリング方法などの既存のパラダイムでは、これらの厳しい要求を満たすにはもはや不十分です。そのため、次世代の XPU を開発するには、洗練されたシステム イン パッケージ (SiP) 統合への進化が不可欠になります。
過去 10 年間、最大 2500 mm² の複数のチップレットと、インターポーザー上に配置された最大 8 スタックの HBM モジュールの組み合わせを可能にする 2.5D 統合は、XPU 開発に大きなメリットをもたらしました。しかし、より複雑な大規模言語モデル (LLM) の導入により、そのトレーニング プロセスでは、サイズ、消費電力、コストを最適化する高度な 3D シリコン スタッキング ソリューションが求められるようになり、3.5D 統合がますます好まれるようになりました。このアプローチは、2.5D パッケージングと 3D シリコン スタッキングを融合したもので、今後 10 年間の XPU の主要技術となる可能性が高いです。
Broadcom の 3.5D XDSiP プラットフォームは、従来の Face-to-Back (F2B) 方式と比較して、相互接続密度とエネルギー効率が著しく向上しています。この技術は、上部ダイと下部ダイの両方の最上部の金属層を接続する革新的な F2F スタッキングを通じて、最小限の電気的干渉と比類のない機械的耐久性を備えた高密度で信頼性の高い接続を保証します。さらに、Broadcom のプラットフォームには、最適な電力、クロック、および信号接続のための 3D ダイ スタッキングの効率的で正確な統合を促進する知的財産 (IP) と独自の設計ワークフローが含まれています。
Broadcom の 3.5D XDSiP テクノロジーの主な利点
- 強化された相互接続密度:従来の F2B テクノロジーと比較して、スタックされたダイ間の信号密度が驚異的な 7 倍に増加します。
- 優れた電力効率:平面型の代わりに 3D HCB テクノロジを使用することで、ダイツーダイ インターフェイスの電力使用量を 10 分の 1 に削減します。
- レイテンシの削減: 3D アーキテクチャ内のコンピューティング、メモリ、I/O コンポーネント間のデータ転送のレイテンシを最小限に抑えます。
- コンパクトなフォーム ファクター:インターポーザーとパッケージの小型化が可能になり、コスト効率が向上し、パッケージの反りが減少します。
Broadcom の先駆的な F2F 3.5D XPU は、TSMC の最先端の処理ノードと高度な 2.5D CoWoS パッケージング技術を活用し、4 つのコンピューティング ダイ、1 つの I/O ダイ、および 6 つの HBM モジュールを統合しています。同社の独自の設計手法では自動化を優先し、業界標準のツールを活用して、チップの複雑さの中でも確実に実装を成功させます。
3.5D XDSiP は、高速 SerDes、HBM メモリ インターフェイス、ダイ間相互接続などの重要な IP コンポーネント全体で包括的な機能と優れたパフォーマンスを実証しました。この成果は、3.5D フレームワーク内で複雑な集積回路を設計およびテストする Broadcom の深い専門知識を示しています。
TSMC と Broadcom は近年、TSMC の最先端のロジック プロセスと 3D チップ スタッキングのイノベーションを Broadcom の設計能力と融合させ、相乗効果のあるパートナーシップを築いてきました。
私たちは、このプラットフォームを製品化することで AI の進歩を促進し、業界の将来の進歩を促進するという展望に興奮しています。
現在開発中の 3.5D 製品は 5 種類以上あり、Broadcom の消費者向け AI クライアントの多くが 3.5D XDSiP テクノロジーを採用する予定で、生産出荷は 2026 年 2 月に開始される予定です。Broadcom の革新的な 3.5D カスタム コンピューティング プラットフォームの詳細については、ここをクリックしてください。
コメントを残す