最近の報道によると、台湾セミコンダクター・マニュファクチャリング・カンパニー（TSMC）は2nmテクノロジーノードで大きな進歩を遂げており、試作段階で60％という驚異的な歩留まりを誇っている。しかし、この進歩にもかかわらず、Appleなどの主要顧客がこの最先端技術をすぐには採用しない可能性があるという兆候がある。Appleは、2026年後半にiPhone 18シリーズとともにデビューする予定の次期A20チップに、TSMCの3nm N3Pプロセスを使用し続ける予定のようだ。
このテクノロジー大手は、今年後半にiPhone 17シリーズ用のA19およびA19 Proチップを発表すると予想されており、どちらもTSMCの第3世代3nmテクノロジーを使用して量産される予定です。A19、A19 Pro、A20は同じリソグラフィープロセスを利用しますが、Appleがパフォーマンス上の利点を得るために新しいパッケージングアプローチを採用する可能性があるという示唆があります。業界の大手でさえ、ウェハ製造に関連する多大なコストのために最先端の製造プロセスに飛び込むことに慎重になっているようで、新しいテクノロジーへの移行にはしばらく時間がかかる可能性があることを示唆しています。
先進的なパッケージングを探る: Apple A20 向け TSMC の CoWoS
Apple は、チップセットのパフォーマンスとエネルギー効率を最適化するために、さまざまな高度なパッケージング技術を調査していると報じられています。TSMC が生産能力を向上させるにつれてウェハーコストが上昇していることから、Apple のような企業は、3nm N3P ノードに固執しながら競争力を維持するための独創的なソリューションを見つける必要があります。
MacRumorsが取り上げた投資会社 GF Securities の洞察によると、次期 A20 チップは TSMC の Chip-on-Wafer-on-Substrate (CoWoS) パッケージング技術を採用する可能性があります。この革新的なアプローチにより、パフォーマンスと効率のコア、ニューラル エンジン、GPU クラスター、キャッシュなど、複数のチップ コンポーネントをよりコンパクトなフォーム ファクターに統合できます。
TSMC の CoWoS 技術を活用することで、Apple はこれらのコンポーネントの空間配置を最適化できます。これにより、貴重なスペースを節約できるだけでなく、全体的な効率も向上します。このパッケージング方法は、信号パスを短縮し、データ転送速度を上げることでパフォーマンスを向上させることができます。さらに、Apple は、ハイエンドの M5 システム オン チップ (SoC) に TSMC の Small Outline Integrated Circuit Molding-Horizontal (SoIC-MH) パッケージングを検討しており、これは新しい製造プロセスだけに頼るのではなく、高度なパッケージング ソリューションへの戦略的シフトを示しています。
コメントを残す ▼