AMD の次期 Strix Halo CPU は、ダイ設計に見られるように、革新的な 3D V-Cache テクノロジーを通じて追加の L3 キャッシュを組み込む可能性があり、パフォーマンスのあり方に革命を起こす予定です。
パフォーマンスの向上が間近に迫る: Strix Halo の革新的な機能
AMD の Strix Halo に関する最近のレビューでは、その優れた統合グラフィックス パフォーマンスが注目され、この分野での AMD の Intel に対するリードがさらに拡大しました。Intel は Arrow Lake-H および Lunar Lake のラインナップで大きな進歩を遂げていますが、Strix Halo シリーズは、競合他社が追い抜くのが難しい可能性のある強力なベンチマークを確立しています。
将来を見据えても、AMD の野心は衰えそうにありません。Strix Halo のダイ設計には、パフォーマンス向上の可能性を示唆する興味深い要素が含まれています。ASUS 中国のゼネラルマネージャーである Tony が認めたように、設計におけるシリコン貫通ビア (TSV)の存在は、ASUS が共有した画像で視覚化されているように、強化された機能へのこのシフトを強調しています。
AMD は TSV を実装することで、既存の L3 キャッシュのすぐ上に 3D V-Cache チップレットを配置し、メモリ容量を効果的に増加させ、特定のワークロードの CPU パフォーマンスを大幅に向上させる準備を整えています。この進歩は、以前の議論で予想されていた Strix Halo X3D プロセッサの将来のリリースの基礎を築くものです。
さらに、Strix Halo ダイには、デスクトップ Zen 5 Ryzen 9000 CPU の既存の相互接続システムと比較して、スペースの使用を最小限に抑える新設計の相互接続が搭載されています。 ちなみに、Ryzen 9 9950X のダイでは、AMD はチップレット間のデータ転送を可能にするために従来のシリアライザー/デシリアライザー (SERDES)を採用しました。
トニーが詳しく説明したように、この高度な相互接続設計により、チップ全体のフットプリントが42.3%も削減され、Strix Halo CPU のチップレットのサイズはわずか0.34 mm小さくなりました。「ワイヤーの海」と呼ばれるこの相互接続は、チップのサイズを縮小するだけでなく、レイテンシを改善し、消費電力を削減します。
Strix Halo シリーズの開発は、将来のテクノロジー、特に Zen 6 のための堅牢な基盤を提供します。Ryzen AI Max+ 395 などの Strix Halo プロセッサの現在の機能は、要求の厳しい計算タスクに対してすでに優れています。さらに、統合された Radeon 8060S GPU は、GeForce RTX 4070 ノート PC GPU に匹敵する優れたパフォーマンスを発揮します。この仕様により、Strix Halo ノート PC は、個別の GPU を必要とせずに超高設定のゲームを処理できます。
コメントを残す