AMD EPYC Venice「Zen 6C」CPUのダイサイズ分析:32コアの「Zen 6C」CCDは、デュアル375mm²+ IOダイを搭載し、Zen 5C CCDのほぼ2倍のサイズ

AMD EPYC Venice「Zen 6C」CPUのダイサイズ分析:32コアの「Zen 6C」CCDは、デュアル375mm²+ IOダイを搭載し、Zen 5C CCDのほぼ2倍のサイズ

次世代 Zen 6C アーキテクチャに基づいて構築された AMD の次世代 EPYC Venice CPU の最近の分析により、コア数とダイ サイズが大幅に強化されていることが明らかになりました。

AMDがEPYC Venice「Zen 6C」CPUを発表:コア数が2倍になったゲームチェンジャー

CES 2026イベントにおいて、AMDは革新的なZen 6コアアーキテクチャを搭載したEPYC Venice CPUを発表しました。この新チップは、コア数とパフォーマンス効率の劇的な向上を特徴としており、TSMCの最先端2nm製造技術を採用した初のデータセンターCPUとなります。

EPYC Venice「Zen 6」シリーズは、堅牢なZen 6Cチップレットを8基、デュアルI/Oダイに加え、管理用の補助チップレットを複数搭載しています。AMDは、パフォーマンスと効率が70%以上向上し、スレッド密度も30%以上向上すると謳っています。標準構成は192コア構成で、各コアに16個のチップレットが搭載され、12個のZen 6コアと768MBのL3キャッシュを搭載しています。

暗い背景にブランドのないコンピュータ プロセッサを持っている手。

MI455Xほど巨大ではありませんが、EPYC Veniceは依然として強力なCPUであり、最大256コアを搭載できます。AMD EPYC Venice CPUの中核を成すのは、新しいZen 6Cチップレットです。このチップレットは32コアを搭載しており、前世代のZen 5Cチップレット(16コア)と比べて驚異的な倍増です。注目すべきは、各Zen 6Cチップレットが128MBのL3キャッシュを搭載し、CPU全体で合計1, 024MBのL3キャッシュを備えていることです。

TSMC N2 および N6 プロセスを使用した AMD Venice 256 コア Zen 6 アーキテクチャを示す図。
画像ソース: @highyieldYT

ダイサイズに関して言えば、EPYC Venice CPUの新しいZen 6Cチップレットは約155mm²で、約85mm²のZen 5Cチップレットのほぼ2倍です。新しいコンポーネントはTSMCのN2Pプロセスで製造されていますが、従来のZen 5CチップはN3Eテクノロジーを採用していました。これは前世代からダイサイズが82.3%増加したことに相当し、キャッシュサイズを拡大し、コア数を倍増させることが可能になりました。

AMD EPYC Veniceシリーズは、メモリコントローラー、PCIeコントローラー、AI専用アクセラレーターを含む様々なIP(知的財産)を収容する2つの大型I/Oダイを統合します。TSMCのN6テクノロジーをベースとする各I/Oダイの面積は約375mm²です。一方、前世代のEPYC Turin CPUは、426mm²のI/Oダイを1つ搭載していました。

AMD EPYC Veniceと前世代の主な比較

  • Zen6c CCD: 32 コア = ~155mm² N2
  • Zen5c CCD: 16 コア = ~85mm² N3E

IOD比較:

  • ヴェネツィアIOD:約375mm² N6 x 2
  • トリノIOD:約426mm² N6 x 1

CPUパフォーマンスの比較:

  • EPYC 9006 “Venice”(Zen 6C搭載): 256コア / 512スレッド / 最大8CCD / 1024MB L3
  • EPYC 9005「Turin」Zen 5C搭載: 192コア / 384スレッド / 最大12CCD / 384MB L3
  • EPYC 9006「Venice」Zen 5搭載: 96コア / 192スレッド / 最大8CCD / 384MB L3
  • EPYC 9005「Turin」Zen 5搭載: 96コア / 192スレッド / 最大16CCD / 384MB L3

デュアルI/Oダイは、入出力機能専用に合計750mm²という広大なダイスペースを確保しており、これはAMDがEPYCデータセンター・プラットフォームの機能向上に注力していることを如実に示しています。今後登場するAMD EPYC Venice CPUは、18AノードをベースとするIntelの次期Diamond Rapids CPUに匹敵する強力なCPUとして登場し、256コアと192コアのオプションも用意されると予想されています。

AMD EPYC CPU ファミリーの概要:

苗字 AMD EPYC サマー AMD EPYC ヴェネツィア AMD EPYC トリノX AMD EPYC トリノ高密度 AMD EPYC トリノ AMD EPYC シエナ AMD EPYC ベルガモ AMD EPYC ジェノア-X AMD EPYC ジェノア AMD EPYC ミラノ-X AMD EPYC ミラノ AMD EPYC ローマ AMD EPYC ナポリ
ファミリーブランディング EPYC 9007 EPYC 9006 EPYC 9005 EPYC 9005 EPYC 9005 EPYC 8004 EPYC 9004 EPYC 9004 EPYC 9004 EPYC 7004 EPYC 7003 EPYC 7002 EPYC 7001
ファミリーローンチ 2027 2026 2025 2025 2024 2023 2023 2023 2022 2022 2021 2019 2017
CPUアーキテクチャ 7でした 6時でした 5でした ゼン5C 5でした 4でした 4℃でした。 Zen 4 Vキャッシュ 4でした 3でした 3でした 2でした 1でした
プロセスノード 未定 2nm TSMC 4nm TSMC 3nm TSMC 4nm TSMC 5nm TSMC 4nm TSMC 5nm TSMC 5nm TSMC 7nm TSMC 7nm TSMC 7nm TSMC 14nm グローフォ
プラットフォーム名 SP7 SP7 SP5 SP5 SP5 SP6 SP5 SP5 SP5 SP3 SP3 SP3 SP3
ソケット 未定 未定 LGA 6096 (SP5) LGA 6096 (SP5) LGA 6096 LGA 4844 LGA 6096 LGA 6096 LGA 6096 LGA 4094 LGA 4094 LGA 4094 LGA 4094
最大コア数 未定 96 128 192 128 64 128 96 96 64 64 64 32
最大スレッド数 未定 192 256 384 256 128 256 192 192 128 128 128 64
最大L3キャッシュ 未定 未定 1536MB 384MB 384MB 256MB 256MB 1152MB 384MB 768MB 256MB 256MB 64MB
チップレット設計 未定 8 CCD (CCD あたり 1 CCX) + 2 IOD? 16 CCD (CCD あたり 1 CCX) + 1 IOD 12 CCD (CCD あたり 1 CCX) + 1 IOD 16 CCD (CCD あたり 1 CCX) + 1 IOD 8 CCD (CCD あたり 1 CCX) + 1 IOD 12 CCD (CCD あたり 1 CCX) + 1 IOD 12 CCD (CCD あたり 1 CCX) + 1 IOD 12 CCD (CCD あたり 1 CCX) + 1 IOD 8 CCD (CCD あたり 1 CCX) + 1 IOD 8 CCD (CCD あたり 1 CCX) + 1 IOD 8 つの CCD (CCD あたり 2 つの CCX) + 1 つの IOD 4つのCCD(CCDあたり2つのCCX)
メモリサポート 未定 DDR5-12800 DDR5-6000? DDR5-6400 DDR5-6400 DDR5-5200 DDR5-5600 DDR5-4800 DDR5-4800 DDR4-3200 DDR4-3200 DDR4-3200 DDR4-2666
メモリチャネル 未定 16チャンネル(SP7) 12チャンネル(SP5) 12チャンネル 12チャンネル 6チャンネル 12チャンネル 12チャンネル 12チャンネル 8チャンネル 8チャンネル 8チャンネル 8チャンネル
PCIe Gen サポート 未定 128-192 PCIe Gen6 未定 128 PCIe Gen5 128 PCIe Gen5 96 第5世代 128 第5世代 128 第5世代 128 第5世代 128 第4世代 128 第4世代 128 第4世代 64 第3世代
TDP(最大) 未定 約600W 500W(cTDP 600W) 500W (cTDP 450~500W) 400W(cDP 320~400W) 70~225W 320W(cTDP 400W) 400W 400W 280W 280W 280W 200W

出典と画像

コメントを残す

メールアドレスが公開されることはありません。 が付いている欄は必須項目です