AMD の次期第 6 世代 EPYC Venice CPU に関する最近のリーク情報が出てきました。この CPU は新しい Zen 6 および Zen 6C コア アーキテクチャを採用して設計されており、驚異的な 256 個のコアを搭載する可能性があります。
AMDのEPYC Venice CPU：Zen 6およびZen 6Cアーキテクチャで最大256コア
AMDの第6世代EPYC™ Venice CPUラインナップをめぐる話題は、同社がこれらのプロセッサにTSMCの最先端2nmプロセス技術が採用されることを発表して以来、さらに高まっています。これらの高性能チップに関する情報は2022年に明らかになり始め、2023年を通して着実にアップデートが発表され、業界関係者の期待が高まっています。
以前の報道によると、Venice CPUはZen 5およびZen 4シリーズの構成を反映した2つのバージョンで提供される予定です。これらは、標準のZen 6バージョンと、よりコンパクトなZen 6Cバージョンで構成され、どちらもSP7およびSP8ソケットと互換性があります。SP7ソケットはハイエンドアプリケーションに対応し、SP8ソケットはエントリーレベルのサーバーをサポートします。注目すべきは、このプラットフォームが16チャネルと12チャネルのメモリをサポートすることです。
技術的な側面を掘り下げると、Tieba Baiduフォーラムのリーク情報を通じていくつかの仕様が明らかになりました。これらのリーク情報によると、8つのチップレット（CCD）（各面に4つずつ）を備え、それぞれに12個のZen 6コアが搭載されるチップ設計が示唆されています。この設計には複数のI/Oダイ（IOD）が含まれており、これらのサーバープロセッサのI/O機能を強化しています。
この構成では、合計96コア、192スレッドという驚異的な性能を誇り、Zen 5アーキテクチャをベースにしたAMDの現行EPYC 9005シリーズのコア数と同等です。しかし、これらの新型プロセッサは、チップレットあたり最大128MBのL3キャッシュを搭載すると噂されています。このキャッシュ割り当てがZen 6とZen 6Cのどちらに適用されるかは不明ですが、Zen 6C EPYCチップは、コアあたり2MBという大容量のL3キャッシュを搭載する見込みです。Zen 6アーキテクチャを採用したEPYC 9006シリーズは、8つのチップレットで96コア、192スレッドをサポートすると予想されていますが、Zen 6Cモデルは最大256コア、512スレッドまで拡張可能です。
SP8: 最大128個のZen 6Cコア、CCDあたり128MB（Zen 6モデルは96コア）、350～400W
SP7: 最大 256 個の Zen 6C コア、約 600W https://t.co/CQodEenhBk
— Bionic_Squash (@SquashBionic) 2025年5月10日
Bionic_Squash氏によるさらなる情報によると、SP7モデルは熱設計電力（TDP）が約600Wで動作することが予想されており、これはZen 5アーキテクチャの標準的な400Wから増加しています。一方、SP8モデルはTDPが350～400Wの範囲を維持すると予測されています。以下に仕様の概要を示します。
- EPYC 9006「Venice」Zen 6C搭載： 256コア / 512スレッド / 最大8CCD
- EPYC 9005「Turin」Zen 5C搭載： 192コア / 384スレッド / 最大12CCD
- EPYC 9006「Venice」Zen 5搭載： 96コア / 192スレッド / 最大8CCD
- EPYC 9005「Turin」Zen 5搭載： 96コア / 192スレッド / 最大16CCD
この幅広いラインナップは、データセンターやハイパフォーマンスコンピューティング（HPC）の顧客向けに、多様なWeUの選択肢を提供します。これらの仕様はまだ暫定的なものですが、Zen 6プロセッサは来年発売される予定であり、近い将来、AMDからより詳細な発表が行われることが期待されます。
AMD EPYC CPU ファミリーの概要:
| 苗字 | AMD EPYC ヴェネツィア | AMD EPYC トリノX | AMD EPYC トリノ高密度 | AMD EPYC トリノ | AMD EPYC シエナ | AMD EPYC ベルガモ | AMD EPYC ジェノア-X | AMD EPYC ジェノア | AMD EPYC ミラノ-X | AMD EPYC ミラノ | AMD EPYC ローマ | AMD EPYC ナポリ |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ファミリーブランディング | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
| ファミリーローンチ | 2026年? | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
| CPUアーキテクチャ | 6時でした | 5でした | ゼン5C | 5でした | 4でした | 4℃でした。 | Zen 4 Vキャッシュ | 4でした | 3でした | 3でした | 2でした | それは1でした |
| プロセスノード | 2nm TSMC | 4nm TSMC | 3nm TSMC | 4nm TSMC | 5nm TSMC | 4nm TSMC | 5nm TSMC | 5nm TSMC | 7nm TSMC | 7nm TSMC | 7nm TSMC | 14nm グローフォ |
| プラットフォーム名 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
| ソケット | 未定 | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
| 最大コア数 | 256 | 192 | 128 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
| 最大スレッド数 | 512 | 384 | 256 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
| 最大L3キャッシュ | 最大128MB | 1536MB | 384MB | 384MB | 256MB | 256MB | 1152MB | 384MB | 768MB | 256MB | 256MB | 64MB |
| チップレット設計 | 8 CCD (CCD あたり 1 CCX) + 2 IOD? | 16 CCD (CCD あたり 1 CCX) + 1 IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 16 CCD (CCD あたり 1 CCX) + 1 IOD | 8 CCD (CCD あたり 1 CCX) + 1 IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 8 CCD (CCD あたり 1 CCX) + 1 IOD | 8 CCD (CCD あたり 1 CCX) + 1 IOD | 8個のCCD（CCDあたり2個のCCX）+ 1個のIOD | 4つのCCD（CCDあたり2つのCCX） |
| メモリサポート | DDR5-XXXX? | DDR5-6000? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
| メモリチャネル | 16チャンネル（SP7） | 12チャンネル（SP5） | 12チャンネル | 12チャンネル | 6チャンネル | 12チャンネル | 12チャンネル | 12チャンネル | 8チャンネル | 8チャンネル | 8チャンネル | 8チャンネル |
| PCIe Gen サポート | 未定 | 未定 | 128 PCIe Gen5 | 128 PCIe Gen5 | 96 第5世代 | 128 第5世代 | 128 第5世代 | 128 第5世代 | 128 第4世代 | 128 第4世代 | 128 第4世代 | 64 第3世代 |
| TDP（最大） | 約600W | 500W（cTDP 600W） | 500W (cTDP 450～500W) | 400W（cDP 320～400W） | 70～225W | 320W（cTDP 400W） | 400W | 400W | 280W | 280W | 280W | 200W |
コメントを残す