AMD、TSMCの2nm「N2」テクノロジーを採用した初のHPC製品として次世代EPYC Venice「Zen 6」CPUを発表、TSMCアリゾナで第5世代EPYCの検証が完了

AMDは、最新のZen 6アーキテクチャを搭載した次期EPYC Venice CPUが、N2として知られるTSMCの最先端2nmプロセスノードを使用して製造されることを公式に発表しました。

戦略的パートナーシップ：AMDとTSMCが2nm N2プロセスで第6世代EPYC Venice CPUを発表

AMD は重要な発表の中で、TSMC との長年にわたる協力関係を強化し、最先端技術を通じて次世代 EPYC CPU 製造の最前線に立つことになりました。

プレスリリースによると、第6世代Veniceと呼ばれる近々登場するEPYC CPUは、TSMCの先進的なN2プロセス技術（2nmプロセスとも呼ばれる）を採用した業界初のHPC製品となります。このプロセス技術は画期的なNanoSheetテクノロジーを採用しており、これらのプロセッサは革新的なZen 6およびZen 6Cアーキテクチャと連携して最適化されます。

AMDは同じ発表の中で、アリゾナ州にあるTSMCのFab 21で第5世代EPYCプロセッサの検証に成功したことを発表しました。この成果は、米国が国内のチップ製造と生産を強化するというコミットメントを強調するものです。

プレスリリースのハイライト:

AMDは、次世代AMD EPYCプロセッサ（コードネーム「Venice」）が、TSMCの先進的な2nm（N2）プロセス技術を用いてテープアウトされ、市場投入される業界初のHPC製品であることを発表しました。この成果は、最新のプロセス技術と併せて新しい設計アーキテクチャを最適化するという、AMDとTSMCのパートナーシップの強固さを改めて示すものです。さらに、「Venice」プロセッサは、AMDのデータセンターCPUロードマップにおける重要な前進として、来年発売予定です。

AMDの会長兼CEOであるリサ・スー博士は次のように述べています。「TSMCは長年にわたりかけがえのないパートナーであり、同社の研究開発および製造チームとの緊密な連携により、AMDは高性能コンピューティングの概念を塗り替える最先端製品を継続的に生み出すことができました。TSMCのN2プロセスとTSMCアリゾナFab 21の主要HPC顧客としての当社の地位は、イノベーションを推進し、コンピューティングの未来を形作る画期的なテクノロジーを提供するという当社のコミットメントを体現しています。」

TSMC会長兼CEOのCC・ウェイ博士は次のように述べています。「AMDを当社の先進的な2nm（N2）プロセス技術とTSMCアリゾナ製造施設の主要HPC顧客として迎えることができ、大変嬉しく思います。このパートナーシップを通じて、高性能シリコンの性能、電力効率、そして製造歩留まりを向上させる、大きな技術的進歩を実現しています。AMDとの継続的な協業を通して、次世代のコンピューティングを切り開いていくことを楽しみにしています。」

出典と画像