
AMD は、Zen 6 ベースの EPYC Venice、EPYC Verano、Instinct MI500 シリーズを含む次世代 EPYC および Instinct ファミリー プロセッサを搭載した今後の製品ラインナップを正式に発表しました。
AMDの次世代製品:EPYC Venice、EPYC Verano、Instinct MI500シリーズを発表
AMDは先日、AI技術の進化に焦点を当てた基調講演で、近日発売予定のEPYCおよびInstinctプラットフォームに関するエキサイティングな詳細を発表しました。来年発売予定のInstinct MI400シリーズは、現行のMI350シリーズと比較して10倍の性能向上を誇り、大幅なパフォーマンス向上を約束しています。
2026 年にデビューが予定されている EPYC Venice ラインナップに関しては、新しく開発されたZen 6 アーキテクチャを統合し、最大 256 個のコアを含む構成が提供され、AMD の高性能コンピューティングへの継続的な取り組みを示しています。
以前の報道によると、第6世代EPYC Venice CPUには、既存のZen 5およびZen 4モデルと同様に、2つの異なるバリエーションが用意される予定です。標準的なZen 6バリアントと、より高密度なZen 6Cバリアントです。これらのチップはSP7とSP8のソケット設計を採用し、SP7はハイエンドソリューション向け、SP8はエントリーレベルのサーバーアプリケーション向けに設計されています。さらに、12チャネルと16チャネルの両方のメモリ構成をサポートします。

パフォーマンス仕様に関しては、「Venice」と呼ばれるAMD EPYC 9006シリーズは、8つのCCDを搭載し、最大96コア、192スレッドのプロセッサを搭載します。一方、Zen 6Cバージョンは最大256コア、512スレッドをサポートすると予想されており、処理能力が大幅に向上しています。
- EPYC 9006「Venice」Zen 6C搭載: 256コア / 512スレッド / 最大8CCD
- EPYC 9005「Turin」Zen 5C搭載: 192コア / 384スレッド / 最大12CCD
- EPYC 9006「Venice」Zen 5搭載: 96コア / 192スレッド / 最大8CCD
- EPYC 9005「Turin」Zen 5搭載: 96コア / 192スレッド / 最大16CCD
新しいチップはTSMCの先進的な2nmプロセスを用いて製造される予定で、CPU対GPUの帯域幅が2倍に拡大する可能性があり、世代間で70%という驚異的なパフォーマンス向上と、最大1.6TB/sのメモリ帯域幅をサポートします。AMD EPYC Veniceプロセッサの全製品、Instinct MI400シリーズ、Vulcano FPGAは、2026年までにHeliosデータセンターラックに統合される予定です。
将来を見据えると、AMDは次世代EPYC Verano CPUとInstinct MI500シリーズを2027年に発表する予定です。Veranoシリーズは、Zen 6アーキテクチャの改良版、または次世代Zen 7アーキテクチャへの移行を採用すると予想されています。AMDの新しい戦略は、年1回のリリースサイクルを推進することで、データセンターおよびAI分野における迅速なイテレーションを促進します。これは、NVIDIAの標準モデルと「Ultra」モデルのデュアルオファリングアプローチと呼応しています。これは、次世代AIインフラストラクチャの性能を飛躍的に向上させるでしょう。
AMD EPYC CPUファミリーの概要
苗字 | AMD EPYC サマー | AMD EPYC ヴェネツィア | AMD EPYC トリノX | AMD EPYC トリノ高密度 | AMD EPYC トリノ | AMD EPYC シエナ | AMD EPYC ベルガモ | AMD EPYC ジェノア-X | AMD EPYC ジェノア | AMD EPYC ミラノ-X | AMD EPYC ミラノ | AMD EPYC ローマ | AMD EPYC ナポリ |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
ファミリーブランディング | EPYC 9007 | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
ファミリーローンチ | 2027 | 2026 | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
CPUアーキテクチャ | 7でした | 6時でした | 5でした | ゼン5C | 5でした | 4でした | 4℃でした。 | Zen 4 Vキャッシュ | 4でした | 3でした | 3でした | 2でした | それは1でした |
プロセスノード | 未定 | 2nm TSMC | 4nm TSMC | 3nm TSMC | 4nm TSMC | 5nm TSMC | 4nm TSMC | 5nm TSMC | 5nm TSMC | 7nm TSMC | 7nm TSMC | 7nm TSMC | 14nm グローフォ |
プラットフォーム名 | 未定 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
ソケット | 未定 | 未定 | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
最大コア数 | 未定 | 96 | 128 | 192 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
最大スレッド数 | 未定 | 192 | 256 | 384 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
最大L3キャッシュ | 未定 | 未定 | 1536MB | 384MB | 384MB | 256MB | 256MB | 1152MB | 384MB | 768MB | 256MB | 256MB | 64MB |
チップレット設計 | 未定 | 8 CCD (CCD あたり 1 CCX) + 2 IOD? | 16個のCCD(CCDあたり1CCX)+ 1個のIOD | 12個のCCD(CCDあたり1CCX)+ 1個のIOD | 16個のCCD(CCDあたり1CCX)+ 1個のIOD | 8 つの CCD (CCD あたり 1 つの CCX) + 1 つの IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 12 CCD (CCD あたり 1 CCX) + 1 IOD | 8 CCD (CCD あたり 1 CCX) + 1 IOD | 8 CCD (CCD あたり 1 CCX) + 1 IOD | 8 CCD (CCD あたり 2 CCX) + 1 IOD | 4つのCCD(CCDあたり2つのCCX) |
メモリサポート | 未定 | DDR5-XXXX? | DDR5-6000? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
メモリチャンネル | 未定 | 16チャンネル(SP7) | 12チャンネル(SP5) | 12チャンネル | 12チャンネル | 6チャンネル | 12チャンネル | 12チャンネル | 12チャンネル | 8チャンネル | 8チャンネル | 8チャンネル | 8チャンネル |
PCIe Gen サポート | 未定 | 未定 | 未定 | 128 PCIe Gen5 | 128 PCIe Gen5 | 96 第5世代 | 128 第5世代 | 128 第5世代 | 128 第5世代 | 128 第4世代 | 128 第4世代 | 128 第4世代 | 64 第3世代 |
TDP(最大) | 未定 | 約600W | 500W(cTDP 600W) | 500W (cTDP 450~500W) | 400W (cTDP 320~400W) | 70~225W | 320W(cTDP 400W) | 400W | 400W | 280W | 280W | 280W | 200W |
詳細については、こちらで完全な発表をご覧ください。
コメントを残す