この記事は投資助言ではありません。著者は、ここで言及されているいかなる株式とも一切関係がありません。
人工知能（AI）チップの驚異的な成長は、サプライチェーンにおける様々な企業の重要な貢献を浮き彫りにしました。NVIDIAコーポレーションはAIの進歩におけるリーダーとしてしばしば認識されていますが、現実ははるかに複雑です。アジアから米国まで、大陸をまたぐ企業ネットワークが、それぞれこの複雑なエコシステムにおいて重要な役割を果たしています。
国連の推計によると、AI市場は2033年までに驚異的な4.8兆ドルに達すると予測されています。これは、韓国とドイツのウエハーメーカー、米国のソフトウェア設計プロバイダー、台湾の半導体メーカーなど、AIサプライチェーンのバックボーンとなる組織を特定することの重要性を強調しています。
AIチップのライフサイクルを理解する：EDA企業の役割
NVIDIAのようなチップ設計者がその成果を現実のものにする前に、電子設計自動化（EDA）企業によって基礎的な作業が行われます。半導体産業は主にアジアで展開されていると多くの人が考えていますが、実際には多くのEDA企業は米国に拠点を置いています。つまり、AIチップの開発は米国または欧州から始まります。
EDA企業は、チップ設計の初期段階だけでなく、製造後の製品性能検証においても重要な役割を果たし、AIチップが高性能基準に準拠していることを保証します。この分野の主要企業には、Cadence Design Systems、Synopsys、Ansys、Siemensなどが挙げられ、チップの設計と製造に不可欠なツールを提供しています。
EDAシミュレーションツールを活用することで、チップ設計者は製品のパフォーマンスを予測し、コストのかかる製造段階に入る前に調整を行うことができます。興味深いことに、EDA市場の約70%という大きなシェアは、Cadence、Synopsys、Siemensという3社によって独占されています。
ケイデンスは、前会計年度の売上高が46億ドルに達し、集積回路設計および検証コンポーネントに特化した幅広い製品を提供しています。売上高は32億ドルとやや小規模ですが、シノプシスも重要なプレーヤーです。しかし、両社とも重要なハードウェアコンポーネントを限られた数のサプライヤーに大きく依存しており、半導体サプライチェーンに脆弱性をもたらしています。
CadenceのGenus、SynopsysのFusion、SiemensのOasysといったEDAソリューションは、半導体設計のレジスタ転送レベル（RTL）段階で動作し、設計者は設計の初期段階でチップ内のデータフローをマッピングし、パフォーマンスをシミュレーションすることができます。このフェーズは、280億個のトランジスタを搭載したAppleの最新M4チップのように、数十億個のトランジスタを含む今日のチップアーキテクチャの複雑さを考えると非常に重要です。
クロックドメインクロッシング（CDC）およびリセットドメインクロッシング（RDC）エラーの管理は、設計フェーズにおいて極めて重要です。これらのエラーを管理するために、エンジニアは様々な検証ツールを用いてエラーを効果的に検証・修正することができます。特に、CadenceはConformal LitmusとJasper CDC Appを提供しており、SynopsysのVC SpyGlassとSiemensのQuestaプラットフォームも同様の機能をサポートしています。
AIチップ設計におけるRTLとCDCの段階は、設計者がネットリストがRTL仕様を正確に反映していることを確認する上で非常に重要です。このプロセスは、大手EDA企業のツールを用いたレイアウト対回路図（LVS）チェックによって検証されることがよくあります。さらに、EDA企業は、設計者が製品が市場ニーズを満たしていることを確認できるよう、エミュレーションおよびプロトタイピングシステムを提供しています。
設計プロセスが完了すると、次のステップはチップを保護し、プリント回路基板（PCB）への接続を可能にするためのパッケージングです。これらのパッケージには、ロジック処理やメモリストレージなど、特定の機能向けに設計された複数のチップレットを組み込むことで、パフォーマンスを向上させることができます。
数十億個のトランジスタを搭載したチップへの継続的な需要に応えるため、製造プロセスは7ナノメートル以下のプロセスといった最先端技術を採用し、高度な仕様に適合させる必要があります。これらの先進技術は、極端紫外線（EUV）リソグラフィーを活用し、回路サイズを縮小しながらトランジスタ数の増加に対応しています。
これらの基準を満たすために、EDA 企業は TSMC などの組織と協力して、高度なチップの効率的な製造を促進する設計ツールを検証しています。
設計を現実に変える：TSMCの重要な役割
設計が確定したら、次の段階、そしておそらく最も危険な段階は実行です。AIチップ製造において、台湾セミコンダクター・マニュファクチャリング・カンパニー（TSMC）は極めて重要な存在です。TSMCは、NVIDIAのBlackwell AI GPUの製造も担っています。Blackwell AI GPUは、TSMCのN4ノードの特殊なバリアントを採用した、現在入手可能な最先端チップです。現在、N4の生産の大部分は台湾に集中しており、アリゾナ州の工場でもまもなく生産が拡大すると予想されています。
製造プロセスは、TSMCがシリコンウェーハを調達することから始まります。N4製造用のウェーハは、主に台湾台南のFab 18で製造される12インチまたは300mmウェーハです。これらのウェーハのサプライチェーンは広範で、主要サプライヤーは韓国、ドイツ、日本に拠点を置いており、台湾新竹に工場を構えるGlobalWafersもその1つです。
ウエハサプライヤーは多様であるにもかかわらず、高度なリソグラフィー装置の唯一の供給元であるASMLへの依存は、あらゆる段階で精度が求められるチップ製造において課題を生じさせます。リソグラフィーは、シリコンウエハに複雑なデザインを刻印する上で不可欠な技術です。
半導体製造は複雑で、設計をウェハに転写するために不可欠なフォトマスクの作成など、複数の段階を経ます。TSMCは世界有数のフォトマスクメーカーとしてこのプロセスを独自に管理していますが、製造品質に大きな影響を与える重要な材料であるフォトレジストについては外部サプライヤーに依存しています。
TSMCは2019年にフォトレジスト汚染により大きな打撃を受け、生産チェーンにおけるこの材料の重要性を改めて浮き彫りにしました。このサプライチェーンの主要プレーヤーには、信越化学工業、住友化学に加え、フォトレジストの主要部品を供給する日本企業のTOKとJSRが含まれます。
高品質フォトレジストの重要性は、リソグラフィ工程における欠陥がチップの完全性を損なう可能性があるため、強調しすぎることはありません。EUV技術の登場により、その特有の課題によりフォトレジスト市場は激化しており、ラムリサーチのドライフォトレジスト技術のような革新的な代替技術が生まれています。
リソグラフィ工程では、製造中のフォトマスクを汚染物質から保護するために保護用ペリクルも使用されていますが、近年のEUVの進歩により、ペリクルの製造能力に課題が生じています。TSMCは、需要の増加に対応して生産能力を倍増させるため、自社製のEUVペリクルを開発することを確認しました。
エッチング、堆積、化学機械研磨（CMP）、メタライゼーション、イオン注入といった製造工程の後続段階では、化学が重要な役割を果たします。各工程では様々なガスや化学物質が使用され、AIチップ製造プロセスの基盤を形成します。
例えば、プラズマエッチングでは、アルゴンやフッ素などのガスを用いて精密な材料除去を実現します。堆積やCMPの化学プロセスも同様に多様であり、原材料や特殊化学品のサプライヤーは数多く存在します。
デュポン、富士フイルム、メルクといった大手化学・ガスサプライヤーは、AIチップ製造における多様な化学製品の供給に大きく貢献しています。需要の増加に伴い、エア・リキードや日本酸素といった企業も、様々な製造プロセスに不可欠な産業用ガスの供給において重要な役割を果たしています。
この多様化された化学品サプライチェーンは、リソグラフィーやフォトマスク業界の他の専門分野と比較して、より弾力性があります。デュポンやメルクといった巨大企業でさえ、AIチップ製造の全領域にわたって重要な物質を供給しています。
最終段階：パッケージング、テスト、そしてそれ以降
チップが製造されると、機能性とPCBとの互換性を確保するためにパッケージング工程が行われます。この工程は非常に重要です。パッケージ化されたチップ（集積回路（IC））は、性能と信頼性に関する厳格な基準を満たす必要があるからです。
特に、NVIDIAのAIチップサプライチェーンにおいてパッケージングがボトルネックとなり、効果的なパッケージングソリューションの実現に向けてTSMCとの連携が必要となりました。CoWoS（Chip-on-Wafer-on-Substrate）技術は、様々なコンポーネントを単一のパッケージに統合することでパッケージングを簡素化します。
パッケージングに使用される主な材料には、Dow や DuPont などの企業が提供する絶縁材料のほか、さまざまなメーカーが提供するアンダーフィルおよび再配線層 (RDL) コンポーネントなどがあります。
適切な基盤を構築した後、マイクロボールとソルダーマスクは、フリップチップ接合技術を用いてチップを基板上に固定する上で重要な役割を果たします。この接合プロセスは、チップとHBM（高帯域幅メモリ）をPCBに効率的に接続するために不可欠です。
基本的な部品に加え、基板（多くの場合、ABF（味の素ビルドアップフィルム）基板）はチップの基盤となり、熱管理を左右します。レゾナックやパナソニックといった主要サプライヤーは、サプライチェーンのこの側面に大きく貢献し、AIチップの高度な熱特性を確保しています。
パッケージの組み立て後、次のステップでは、欠陥の有無を確認し、性能基準を満たすための厳格なテストが行われます。King Yuan ELECTRONICSやAdvantest Corporationといった企業は、ウェハレベルとシステムレベルの両方のテストに不可欠なテスト機器を提供しており、Chroma ATE Inc.はNVIDIAの主要SLT機器サプライヤーと考えられています。
これらのチップはパッケージングとテストを経てサーバーシステムに統合され、データセンターにおけるAI計算を促進します。鴻海（Foxconn）とWistronはNVIDIAのAIサーバーの主要メーカーとして台頭し、AIチップのサプライチェーンを支える複雑ながらも重要なエコシステムを形成しています。
コメントを残す