次世代HBM5およびHBM6メモリの開発が進行中、新型ワイドTCボンダー搭載

高帯域幅メモリ (HBM) の状況は、革新的な TC ボンダーによって促進された次世代の HBM5 および HBM6 規格の継続的な開発により、大きな変革の瀬戸際にあります。

ハンミ・セミコンダクター、先進HBM技術に対応した初のワイドTCボンダーを発表

NVIDIA と AMD は今年、Vera Rubin やInstinct MI450シリーズなどの HBM4 メモリを搭載した AI アクセラレータのリリースに向けて準備を進めており、次のイテレーションである HBM5 と HBM6 に向けた研究開発はすでに進んでいます。

韓国のニュースメディアHeraldcorpの最近の報道によると、次世代メモリ規格向けに設計された初のワイドTCボンダーが、韓国で開催される2026年半導体展でデビューする予定とのことです。この装置は、HBMメモリの量産において、ハイブリッドボンダー（HB）の代替として使用される予定です。

ワイドTCボンダーは、HBM4、HBM4E、HBM5、HBM6など、様々なHBM規格の生産歩留まりを向上させる能力において際立っています。技術的な問題に直面した前身機種のハイブリッドボンダーとは異なり、ワイドTCボンダーは高度な精密接合技術を採用し、生産プロセスにおける優れた品質と信頼性を確保しています。

特に興味深い特徴の 1 つは、フラックスレス接合機能です。これにより、チップ表面の酸化層が最小限に抑えられ、接合強度が向上すると同時に HBM の全体の厚さが減少します。

HBM5: NVIDIA Feynman アーキテクチャをターゲットとし、2029 年の発売を予定

HBM5規格は、Non-eバリアントで8Gbpsのデータレートを維持しながら、IOレーン数を4096ビットに大幅に増加させると予想されています。帯域幅は、16-Hiスタッキング方式を採用することで、スタックあたり4TB/sにまで向上すると予測されています。40Gb DRAMダイの導入により、HBM5はスタックあたり80GBという堅牢な容量を実現し、スタックあたりの消費電力は100Wに達すると予想されています。

HBM5 メモリ規格の主な仕様は次のとおりです。

データレート: 8 Gbps
I/O数: 4096
総帯域幅: 4.0 TB/秒
ダイスタックの数: 16-Hi
ダイ容量: 40 Gb
HBM の合計容量: 80 GB
HBMあたりの電力: 100W
包装方法：マイクロバンプ（MR-MUF）
冷却ソリューション：浸漬冷却、サーマルビア（TTV）、熱接合
専用デカップリングコンデンサチップダイスタック
3D NMC-HBMとスタックキャッシュを備えたカスタムHBMベースダイ
ベースダイのLPDDR+CXL
NVIDIA Feynman および Instinct MI500 プラットフォームと互換性あり

HBM6: ポスト・ファインマンGPUアーキテクチャの飛躍的進歩

さらなる高性能化への布石となるHBM6は、DRAMダイあたり48GBの容量を実現しながら、帯域幅を従来の2倍の8TB/sへと飛躍的に向上させると予想されています。この規格は、従来の16段構成を凌駕し、最大20段スタッキングを実現することで、スタッキング技術の限界をさらに押し広げると予想されています。スタックあたりのメモリ容量は96～120GBに増加し、消費電力は120Wと見込まれています。HBM5とHBM6はどちらも液浸冷却ソリューションを組み込むように設計されており、HBM6ではマルチタワーHBM（アクティブ/ハイブリッド）アーキテクチャをはじめとする高度な機能の採用が検討されています。