インテル 18A プロセスノードは、インテル 3 と比較して ISO で 25% の周波数向上、同等の周波数で 36% の消費電力削減を実現し、さらに 30% 以上の密度向上を実現

Intel は、Intel 3 ノードの後継となる革新的な 18A プロセスノードを発表しました。このノードではクロック速度と電圧のスケーラビリティが強化されており、さまざまなアプリケーションでパフォーマンスの向上が期待できます。

Intel 18Aプロセスノードのご紹介：飛躍的進歩

2025年VLSI技術・回路シンポジウムにおいて、インテルは最先端の18Aプロセスノードを披露しました。この新技術は、コンシューマー市場向けの「Panther Lake」CPUや、サーバー市場向けのClearwater Forest Eコアのみを搭載したXeonプロセッサなど、将来の製品ラインに搭載される予定です。

高度なCMOSテクノロジー

「高度な高性能コンピューティングを実現するリボンFET（GAA）とパワービアを搭載したIntel 18Aプラットフォーム・テクノロジー」 – Intel（論文T1-1）。画期的な18Aテクノロジーは、リボンFETとパワービアを活用し、Intel 3と比較して30%以上の密度向上と包括的なパフォーマンス向上を実現します。このテクノロジーには、チップアーキテクチャにおける最適なユーザビリティと革新性を実現するために設計された高性能（HP）および高密度（HD）ライブラリが含まれています。

Intelの18Aノードの際立った特徴は、RibbonFETテクノロジーとPowerViaにあります。これらの進歩は、効率性の向上と次世代プロセッシングテクノロジーへの移行への道を開きます。

インテルの18A RibbonFETテクノロジーへの移行は、FinFETプロセスを大幅に進化させたものです。ゲート静電特性の改善、フットプリントあたりの実効ゲート幅の最大化、寄生容量の低減、そして設計柔軟性の向上を実現します。

FinFET に対する RibbonFET の設計上の改善点は、次のようなさまざまな側面にわたります。

180H および 160H ライブラリ用の複数のリボン幅。
設計テクノロジの共同最適化 (DTCO) により、最適なロジック電力/リークのトレードオフが実現されます。
ビットセルのパフォーマンスを向上させるためにカスタマイズされた SRAM 用の特殊なリボン幅。

電力供給も、Intelの18A PowerViaテクノロジーによって大幅に強化されました。このテクノロジーは、前面接続ではなく背面電源信号線を活用しています。この革新的なアプローチにより、以下のことが可能になります。

ロジック密度の向上。
優れた標準セル使用率。
信号抵抗-容量 (RC) の低減。
電圧降下を最小限に抑えます。
設計の柔軟性が向上しました。

Intel 18Aの仕様

HP/DRライブラリの高さ（nm）	180/160
接触ポリピッチ（nm）	50
M0ピッチ（nm）	32
HCC/HDC SRAM領域	0.023/0.021 µm²
フロントサイドメタル層数	10ML低コスト、10ML高密度、14-16ML高性能
裏面金属層数	3ML+3ML

これらの技術的進歩により、Intel の 18A プロセスノードは、Intel 3 と比較して等電力条件下で 15% を超えるパフォーマンス向上を実現します。

1.1Vの電圧で、18Aノードは約25%高い周波数性能を実現します。さらに、0.65V未満の低電圧動作をサポートし、同等のクロック速度で最大38%の消費電力削減を実現します。これらの性能向上に大きく貢献しているのは、以下の点です。

RibbonFET トランジスタ。
背面電力供給の利点。
前面の相互接続が改善されました。
プロセスと設計の共同最適化。

密度のスケーリングに関しては、Intel の 18A ノードは、Intel 3 と比較して最大 39% の密度の向上を示し、バックサイド電源テクノロジによってセル使用率が 8 ～ 10% 向上するとともに、最悪の場合の IR ドループを 10 分の 1 に大幅に削減しています。さらに、HP ライブラリの高さは Intel 3 の 240nm に対して 180nm、HD ライブラリの高さは Intel 3 の 210nm に対して 160nm、M0/M2 ピッチは Intel 3 の 30/42 に対して 32/32 となっています。

SRAMのスケーリングに関しては、18AノードはIntel 3と比較してHCC SCRAMの密度が30%向上し、HCCは0.0230µm²、HDCは0.0210µm²となっています。さらに、Intelは18Aノードの段階的な改良を計画しており、18A-Pや18A-PTといった追加バリアントを2026年から2028年にかけて導入する予定です。これにより、顧客はチップ製造においてこれらの進歩を活用できるようになります。

出典と画像