Intel は最近、従来の 2.5D パッケージング ソリューションと比較した Embedded Multi-die Interconnect Bridge (EMIB) テクノロジの利点を強調し、高度なチップ設計における優れた機能を紹介しました。
インテルのEMIBは従来の2.5Dパッケージング手法を上回る
インテルが開発したEMIBテクノロジーは、Ponte Vecchio、Sapphire Rapids、Granite Rapids、Sierra Forest、そして近日発売予定のClearwater Forestシリーズといった、同社の先進的なチップに既に搭載されています。この革新的な相互接続ソリューションは、チップの性能と拡張性の向上に対するインテルのコミットメントを示すものです。
— インテルファウンドリー (@Intel_Foundry) 2026年1月14日
同社は、自社製造およびファウンドリ顧客向けの次世代チップ向けパッケージング能力を強化する計画を明らかにした。重点は、EMIBと様々な独自のパッケージング技術を活用した大規模パッケージの開発にある。この設計はデータセンターをターゲットとし、EMIB技術を介して相互接続された複数のチップレットを組み込んでいる。
TSMCなどの競合他社は、ダイ（またはチップレット）とパッケージ基板の間に配置されたシリコンインターポーザーを利用する、従来の2.5Dおよび3Dパッケージング技術を採用しています。この相互接続は、シリコン貫通ビア（TSV）と呼ばれるシリコンを貫通するワイヤネットワークによって実現されます。
Intelは、2.5Dテクノロジーに内在するいくつかの欠点を指摘しています。相互接続のためだけに追加のシリコンが必要になるためコストが上昇し、チップサイズが大きくなるにつれてパッケージ設計の複雑さも増し、TSVによって歩留まりに悪影響を及ぼします。さらに、ダイサイズと柔軟性に制約があるため、様々なコンピューティングダイやメモリダイの混在が制限されます。
一方、EMIB技術は、大型のシリコンインターポーズを必要とせず、ダイを接続する必要がある基板内に小型のブリッジを直接埋め込みます。この革新的なアプローチにより、EMIBの進化に合わせて機能を拡張することが可能になります。この技術には、主に2つのバリエーションがあります。
EMIB 2.5D
このバリアントは、複数の複雑なダイを相互接続するための効率的でコスト効率の高い手段を提供します。
- ロジック-ロジックおよびロジック高帯域幅メモリ (HBM) アプリケーションに最適です。
- EMIB-M は MIM コンデンサを統合し、EMIB-T は TSV を組み込んでいます。
- シリコン ブリッジはパッケージ基板に埋め込まれており、海岸線間の接続を容易にします。
- EMIB-T は、さまざまなパッケージ デザインからの IP の統合を簡素化します。
- 合理化されたサプライ チェーンと組み立てプロセス。
- 2017 年から量産実績のあるテクノロジであり、Intel およびパートナーによって広く使用されています。
EMIB 3.5D
このバージョンでは、EMIB と Foveros テクノロジーが 1 つのパッケージに統合されています。
- 複数のダイの混在を可能にすることで、柔軟な異種システムをサポートします。
- 統合されたパッケージで複数の 3D スタックを必要とするアプリケーションに最適です。
- Intel Data Center GPU Max シリーズで使用され、47 個のアクティブ タイルと 5 つのプロセス ノードにわたって 1, 000 億個を超えるトランジスタを備えています。
まとめると、インテルのEMIBテクノロジーは、従来の2.5D手法では実現が困難であった設計の柔軟性と拡張性といった大きなメリットを提供します。インテルが強調する主なメリットは以下のとおりです。
- 一貫したパッケージ収率
- コスト削減の機会
- 簡素化された設計プロセス
インテルが半導体製造への注力を強化し、14Aを含む今後の技術の認知度向上を目指す中で、EMIBのような先進的なパッケージングソリューションが重要な役割を果たすでしょう。「T」バリアントやFoverosパッケージングといった技術の進化は大きな注目を集めており、従来TSMCが優勢を占めてきた分野での競争が激化しています。14A技術の成功は、米国における先進的な半導体製造の新たな時代を告げる可能性があります。
コメントを残す