Una fuga di notizie rivela le specifiche della CPU AMD EPYC Venice di sesta generazione: fino a 8 CCD con 96 core “classici” e 256 core “densi” e 128 MB di cache L3 per CCD

Sono emerse di recente indiscrezioni sulle imminenti CPU EPYC Venice di sesta generazione di AMD, progettate con le nuove architetture core Zen 6 e Zen 6C e potrebbero vantare ben 256 core.

CPU EPYC Venice di AMD: fino a 256 core su architetture Zen 6 e Zen 6C

Il fermento attorno alla gamma di CPU EPYC Venice di sesta generazione di AMD si è intensificato da quando l’azienda ha confermato che questi processori utilizzeranno l’innovativa tecnologia di processo a 2 nm di TSMC. Approfondimenti su questi chip ad alte prestazioni hanno iniziato ad emergere nel 2022, con un flusso costante di aggiornamenti registrati per tutto il 2023, alimentando l’attesa tra gli stakeholder del settore.

Secondo quanto affermato in precedenti report, le CPU Venice saranno disponibili in due versioni, che richiamano le configurazioni delle serie Zen 5 e Zen 4. Queste comprenderanno una variante standard Zen 6 e una variante più compatta Zen 6C, entrambe compatibili con i socket SP7 e SP8. Il socket SP7 sarà destinato ad applicazioni di fascia alta, mentre il socket SP8 supporterà server entry-level. In particolare, questa piattaforma offrirà supporto di memoria a 16 e 12 canali.

CPU AMD EPYC Venice — Fonte dell’immagine: Forum Baidu

Entrando negli aspetti tecnici, diverse specifiche sono emerse tramite indiscrezioni sui forum di Tieba Baidu. Queste indiscrezioni indicano un design del chip con otto chiplet (CCD), quattro per lato, ciascuno dei quali ospita 12 core Zen 6. Il design include diversi die I/O (IOD), migliorando le funzionalità I/O di questi processori per server.

Layout CCD della CPU AMD EPYC Venice — Fonte dell’immagine: Forum Baidu

Questa configurazione raggiunge un impressionante numero di 96 core e 192 thread, pari al numero di core dell’attuale serie EPYC 9005 di AMD basata sull’architettura Zen 5. Tuttavia, si vocifera che questi nuovi processori includano fino a 128 MB di cache L3 per chiplet. Sebbene non sia ancora chiaro se questa allocazione di cache riguardi le varianti Zen 6 o Zen 6C, i chip EPYC Zen 6C manterrebbero ben 2 MB di cache L3 per core. Per la serie EPYC 9006 con architettura Zen 6, le specifiche previste sono 96 core e 192 thread supportati da otto chiplet, mentre i modelli Zen 6C arriveranno fino a 256 core e 512 thread.

SP8: fino a 128 core Zen 6C con 128 MB per CCD (96 core per i modelli Zen 6), 350-400 W

SP7: fino a 256 core Zen 6C, ~600 W https://t.co/CQodEenhBk

— Bionic_Squash (@SquashBionic) 10 maggio 2025

Ulteriori approfondimenti di Bionic_Squash suggeriscono che le varianti SP7 dovrebbero operare con un TDP (Thermal Design Power) di circa 600 W, un aumento rispetto ai 400 W tipici dell’architettura Zen 5. Al contrario, i modelli SP8 dovrebbero mantenere un TDP compreso tra 350 e 400 W. Di seguito sono riportate le specifiche riassuntive:

EPYC 9006 “Venice” con Zen 6C: 256 core / 512 thread / fino a 8 CCD
EPYC 9005 “Torino” con Zen 5C: 192 core / 384 thread / fino a 12 CCD
EPYC 9006 “Venice” con Zen 5: 96 core / 192 thread / fino a 8 CCD
EPYC 9005 “Turin” con Zen 5: 96 core / 192 thread / fino a 16 CCD

Questa ampia gamma promette una selezione diversificata di WeU per data center e clienti che operano nel settore dell’high performance computing (HPC).Sebbene queste specifiche siano preliminari, si prevede che i processori Zen 6 saranno lanciati il prossimo anno, aprendo la strada ad annunci più dettagliati da parte di AMD nel prossimo futuro.

Panoramica delle famiglie di CPU AMD EPYC:

Cognome	AMD EPYC Venezia	AMD EPYC Torino-X	AMD EPYC Torino-Dense	AMD EPYC Torino	AMD EPYC Siena	AMD EPYC Bergamo	AMD EPYC Genoa-X	AMD EPYC Genova	AMD EPYC Milan-X	AMD EPYC Milano	AMD EPYC Roma	AMD EPYC Napoli
Marchio di famiglia	EPYC 9006	EPYC 9005	EPYC 9005	EPYC 9005	EPYC 8004	EPYC 9004	EPYC 9004	EPYC 9004	EPYC 7004	EPYC 7003	EPYC 7002	EPYC 7001
Lancio in famiglia	2026?	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
Architettura della CPU	Erano le 6	Erano le 5	Zen 5C	Erano le 5	Erano le 4	Erano 4°C.	Zen 4 V-Cache	Erano le 4	Erano le 3	Erano le 3	Erano le 2	Era 1
Nodo di processo	TSMC a 2 nm	TSMC a 4 nm	TSMC a 3 nm	TSMC a 4 nm	TSMC a 5 nm	TSMC a 4 nm	TSMC a 5 nm	TSMC a 5 nm	TSMC a 7 nm	TSMC a 7 nm	TSMC a 7 nm	GloFo da 14 nm
Nome della piattaforma	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
PRESA	Da definire	LGA 6096 (SP5)	LGA 6096 (SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
Numero massimo di core	256	192	128	128	64	128	96	96	64	64	64	32
Numero massimo di fili	512	384	256	256	128	256	192	192	128	128	128	64
Cache L3 massima	Fino a 128 MB	1536 MB	384 MB	384 MB	256 MB	256 MB	1152 MB	384 MB	768 MB	256 MB	256 MB	64 MB
Progettazione Chiplet	8 CCD (1 CCX per CCD) + 2 IOD?	16 CCD (1 CCX per CCD) + 1 IOD	12 CCD (1 CCX per CCD) + 1 IOD	16 CCD (1 CCX per CCD) + 1 IOD	8 CCD (1 CCX per CCD) + 1 IOD	12 CCD (1 CCX per CCD) + 1 IOD	12 CCD (1 CCX per CCD) + 1 IOD	12 CCD (1 CCX per CCD) + 1 IOD	8 CCD (1 CCX per CCD) + 1 IOD	8 CCD (1 CCX per CCD) + 1 IOD	8 CCD (2 CCX per CCD) + 1 IOD	4 CCD (2 CCX per CCD)
Supporto di memoria	DDR5-XXXX?	DDR5-6000?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
Canali di memoria	16 canali (SP7)	12 canali (SP5)	12 canali	12 canali	6 canali	12 canali	12 canali	12 canali	8 canali	8 canali	8 canali	8 canali
Supporto PCIe Gen	Da definire	Da definire	128 PCIe Gen 5	128 PCIe Gen 5	96 Gen 5	128 Gen 5	128 Gen 5	128 Gen 5	128 Gen 4	128 Gen 4	128 Gen 4	64 Generazione 3
TDP (massimo)	~600W	500 W (cTDP 600 W)	500 W (TDP 450-500 W)	400 W (cDP 320-400 W)	70-225 W	320 W (TDP 400 W)	400W	400W	280W	280W	280W	200W