Analisi delle dimensioni del die della CPU AMD EPYC Venice “Zen 6C”: i CCD “Zen 6C” a 32 core sono quasi il doppio delle dimensioni dei CCD Zen 5C con due die IO da 375 mm²+

Una recente analisi della prossima generazione di CPU EPYC Venice di AMD, basata sull’architettura Zen 6C di nuova generazione, rivela miglioramenti significativi nel numero di core e nelle dimensioni del die.

AMD presenta la CPU EPYC Venice “Zen 6C”: una svolta con il doppio dei core

Durante il CES 2026, AMD ha presentato la sua CPU EPYC Venice, basata sulla rivoluzionaria architettura core Zen 6. Questo nuovo chip presenta notevoli miglioramenti nel numero di core e nell’efficienza delle prestazioni, rendendolo la prima CPU per data center a utilizzare l’innovativa tecnologia di produzione a 2 nm di TSMC.

La serie EPYC Venice “Zen 6” vanta ora otto robusti chiplet Zen 6C e doppi die I/O, oltre a diversi chiplet ausiliari per la gestione. AMD promette un sorprendente miglioramento di oltre il 70% in termini di prestazioni ed efficienza, incluso un aumento di oltre il 30% nella densità dei thread. Disponibile in configurazioni con una configurazione standard da 192 core, ciascuna con 16 chiplet, presenta 12 core Zen 6 e 768 MB di cache L3.

Pur non essendo gigantesca come l’MI455X, l’EPYC Venice è comunque una CPU formidabile, in grado di supportare fino a 256 core. Il cuore di ogni CPU AMD EPYC Venice è il nuovo chiplet Zen 6C, che ora ospita 32 core, un notevole raddoppio rispetto al suo predecessore, il chiplet Zen 5C, che ne aveva 16. In particolare, ogni chiplet Zen 6C è dotato di 128 MB di cache L3, per un totale di 1.024 MB sull’intera CPU.

Per quanto riguarda le dimensioni del die, i nuovi chiplet Zen 6C delle CPU EPYC Venice misurano circa 155 mm², quasi il doppio rispetto ai chiplet Zen 5C, che si estendono per circa 85 mm². I nuovi componenti sono realizzati utilizzando il processo N2P di TSMC, mentre i vecchi chip Zen 5C utilizzavano la tecnologia N3E. Ciò si traduce in un aumento dell’82, 3% delle dimensioni del die rispetto alla generazione precedente, consentendo dimensioni di cache maggiori e il doppio dei core.

Venezia IOD: ~375mm² N6 x 2 Torino IOD: ~426mm² N6 x 1 Zen6c CCD: 32 Core = ~155mm² N2 Zen5c CCD: 16 Core = ~85mm² N3E https://t.co/n4GJGNWqlo

— Hassan Mujtaba (@hms1193) 12 gennaio 2026

La serie AMD EPYC Venice integrerà due grandi die I/O, che ospiteranno controller di memoria, controller PCIe e varie altre proprietà intellettuali, inclusi acceleratori specifici per l’intelligenza artificiale. Ogni die I/O, basato sulla tecnologia N6 di TSMC, misurerà circa 375 mm². Al contrario, le CPU EPYC Turin della generazione precedente includevano un singolo die I/O da 426 mm².

Confronti chiave tra AMD EPYC Venice e le generazioni precedenti

• Zen6c CCD: 32 core = ~155mm² N2
• Zen5c CCD: 16 core = ~85mm² N3E

Confronto IOD:

• Venezia IOD: ~375mm² N6 x 2
• Torino IOD: ~426mm² N6 x 1

Confronto delle prestazioni della CPU:

• EPYC 9006 “Venice” con Zen 6C: 256 core / 512 thread / fino a 8 CCD / 1024 MB L3
• EPYC 9005 “Torino” con Zen 5C: 192 core / 384 thread / fino a 12 CCD / 384 MB L3
• EPYC 9006 “Venice” con Zen 5: 96 core / 192 thread / fino a 8 CCD / 384 MB L3
• EPYC 9005 “Torino” con Zen 5: 96 core / 192 thread / fino a 16 CCD / 384 MB L3

I doppi die I/O contribuiscono a un totale di 750 mm² di spazio dedicato esclusivamente alle funzioni di input/output, a dimostrazione dell’impegno di AMD nel migliorare le capacità delle sue piattaforme per data center EPYC. Le prossime CPU AMD EPYC Venice emergeranno come una potenza, pronte a competere con le imminenti CPU Diamond Rapids di Intel, basate sul nodo 18A, che dovrebbero includere anche opzioni da 256 e 192 core.

Panoramica delle famiglie di CPU AMD EPYC:

Fonte e immagini