AMD è pronta a rivoluzionare l’architettura dei suoi processori con l’innovativa tecnologia di interconnessione die-to-die (D2D) nelle sue prossime CPU Zen 6. Alcune anticipazioni su questa innovazione sono già emerse attraverso le APU Strix Halo.
Le innovazioni di interconnessione di AMD evidenziate dalle APU Strix Halo
Prima di addentrarci nei dettagli, è lodevole riconoscere gli sforzi investigativi di High Yield nel presentare le modifiche all’interconnessione D2D in Strix Halo. Questa svolta è un promettente indicatore di ciò che attende AMD. Per anni, AMD ha utilizzato la stessa tecnologia di interconnessione die-to-die sin dal lancio di Zen 2. Tuttavia, i prossimi processori Zen 6 mostrano un’evoluzione significativa, con elementi di quello che viene definito “DNA Zen 6” già presenti nelle APU Strix Halo.
Comprensione dell’attuale comunicazione D2D di AMD
L’attuale tecnologia di interconnessione di AMD si basa su strati fisici Serial-Deserializer (SERDES) posizionati sui bordi dei die dei complessi chiplet. Questo metodo facilita la comunicazione ad alta velocità attraverso canali seriali che trasmettono i dati attraverso il substrato organico al die di input/output e al die del system-on-chip (SoC).SERDES funge da ponte, convertendo flussi di dati paralleli provenienti da diversi die dei complessi chiplet in flussi di bit seriali, che vengono poi ritrasmessi attraverso il package. Il metodo tradizionale, che prevede l’utilizzo di centinaia di fili di rame per collegare i die, non è fattibile con i substrati convenzionali.
Al contrario, il deserializzatore all’estremità opposta riconverte i flussi di bit seriali nel loro formato originale. Sebbene questo meccanismo SERDES abbia assolto al suo scopo, introduce delle inefficienze: il sovraccarico energetico per i processi di serializzazione e deserializzazione richiede risorse per il ripristino del clock, l’equalizzazione e la codifica/decodifica dei dati. Questo metodo comporta anche una latenza aggiuntiva, che influisce sulle prestazioni complessive della comunicazione D2D.
La necessità di una comunicazione D2D migliorata
La metodologia SERDES era adeguata quando la comunicazione D2D era limitata a determinati die standard. Tuttavia, con la crescente integrazione delle unità di elaborazione neurale (NPU), la richiesta di larghezza di banda costante e a bassa latenza per i die di memoria e chiplet complessi è in aumento. L’architettura Strix Halo rappresenta una trasformazione fondamentale nel modo in cui i die Zen 6 di AMD interagiranno tra loro, utilizzando l’Integrated Fan-Out on Substrate (InFO-oS) di TSMC insieme a un Redistribution Layer (RDL).Esploreremo queste tecnologie in modo più dettagliato.
Innovazioni nella tecnologia di interconnessione D2D
Per alleviare le inefficienze associate alla tradizionale comunicazione D2D, AMD ha implementato un nuovo design in Strix Halo. Utilizza più fili corti e paralleli posizionati in un interposer sotto i die realizzati in RDL. Questo approccio stabilisce una rete di connessioni tra i die in silicio e il substrato organico, migliorando le capacità di comunicazione su porte parallele più ampie. L’analisi di High Yield indica che il design di Strix Halo presenta una serie distintiva di piccoli pad che ricordano i classici layout “fan out”, sostituendo di fatto l’ingombrante sistema SERDES.
Vantaggi e sfide dell’approccio fan-out
Questo metodo di interconnessione D2D aggiornato è destinato a ridurre significativamente il consumo energetico e la latenza, eliminando la necessità di serializzazione/deserializzazione. Inoltre, la larghezza di banda complessiva può essere aumentata grazie all’integrazione di porte aggiuntive nell’architettura della CPU. Nonostante questi progressi, l’impiego di un design fan-out presenta alcune sfide, in particolare per quanto riguarda le complessità legate alla gestione di RDL multistrato e all’adattamento alle nuove priorità di routing, poiché lo spazio sotto i die è occupato dal cablaggio fan-out.
Nel complesso, l’introduzione della tecnologia Strix Halo da parte di AMD segna un notevole progresso nelle interconnessioni D2D e si prevede che questo approccio innovativo verrà trasferito alle CPU Zen 6. Le intuizioni rivelate da High Yield sono davvero degne di nota e invitano gli appassionati di tecnologia ad approfondire questi sviluppi rivoluzionari.
Articoli correlati:
Samsung annuncia SSD PCIe Gen6 da 512 TB, la cui uscita è prevista per il 2027; InnoGrit sviluppa SSD PCIe Gen6 AI NVMe/CXL per soluzioni aziendali
9:05
CPU Panther Lake di Intel: la prima avventura dell’azienda nel nodo 18A di alto profilo – Panoramica completa
8:06
Colorful lancia le schede madri AM5 OC-Ready per CPU AMD Ryzen: B850M ARK con generatore BCLK e X870E Vulcan con configurazione Dual DIMM
7:59
Lascia un commento