Une fuite révèle les spécifications du processeur AMD EPYC Venice de 6e génération : jusqu’à 8 CCD avec 96 cœurs « classiques » et 256 cœurs « denses

Des fuites récentes ont émergé à propos des prochains processeurs EPYC Venice de 6e génération d’AMD, qui sont conçus avec les nouvelles architectures de cœur Zen 6 et Zen 6C et pourraient comporter un nombre remarquable de 256 cœurs.

Processeurs AMD EPYC Venice : jusqu’à 256 cœurs sur les architectures Zen 6 et Zen 6C

L’engouement autour de la gamme de processeurs EPYC Venice de 6e génération d’AMD s’est intensifié depuis que l’entreprise a confirmé que ces processeurs utiliseront la technologie de pointe 2 nm de TSMC. Des informations sur ces puces hautes performances ont commencé à émerger en 2022, avec un flux constant de mises à jour enregistrées tout au long de 2023, suscitant l’impatience des acteurs du secteur.

Selon des rapports précédents, les processeurs Venice seront disponibles en deux versions, reprenant les configurations des séries Zen 5 et Zen 4. Celles-ci comprendront une variante Zen 6 standard et une variante Zen 6C plus compacte, toutes deux compatibles avec les sockets SP7 et SP8. Le socket SP7 sera destiné aux applications haut de gamme, tandis que le socket SP8 prendra en charge les serveurs d’entrée de gamme. Cette plateforme offrira notamment 16 et 12 canaux de mémoire.

Processeurs AMD EPYC Venice — Source de l’image : Forums Baidu

Concernant les aspects techniques, plusieurs spécifications ont été révélées par des fuites sur les forums Tieba Baidu. Ces fuites indiquent une conception de puce comportant huit chiplets (CCD) – quatre de chaque côté – abritant chacun 12 cœurs Zen 6. La conception inclut plusieurs matrices d’E/S (IOD), améliorant les fonctionnalités d’E/S de ces processeurs de serveur.

Disposition du CCD du processeur AMD EPYC Venice — Source de l’image : Forums Baidu

Cette configuration totalise un nombre impressionnant de 96 cœurs et 192 threads, soit le même nombre de cœurs que la série actuelle d’AMD EPYC 9005 basée sur l’architecture Zen 5. Cependant, ces nouveaux processeurs pourraient inclure jusqu’à 128 Mo de cache L3 par puce. Bien que l’on ignore encore si cette allocation de cache concerne les variantes Zen 6 ou Zen 6C, les puces EPYC Zen 6C conserveraient un important cache L3 de 2 Mo par cœur. Pour la série EPYC 9006 basée sur l’architecture Zen 6, les spécifications attendues sont de 96 cœurs et 192 threads pris en charge par huit puces, tandis que les modèles Zen 6C évolueront jusqu’à 256 cœurs et 512 threads.

SP8 : jusqu’à 128 cœurs Zen 6C avec 128 Mo par CCD (96 cœurs pour les modèles Zen 6), 350-400 W

SP7 : jusqu’à 256 cœurs Zen 6C, environ 600 W https://t.co/CQodEenhBk

— Bionic_Squash (@SquashBionic) 10 mai 2025

D’autres informations issues de Bionic_Squash suggèrent que les variantes SP7 devraient fonctionner à une puissance thermique nominale (TDP) d’environ 600 W, contre 400 W pour l’architecture Zen 5. En revanche, les modèles SP8 devraient conserver une plage de TDP comprise entre 350 et 400 W. Voici un résumé des spécifications :

EPYC 9006 « Venise » avec Zen 6C : 256 cœurs / 512 threads / Jusqu’à 8 CCD
EPYC 9005 « Turin » avec Zen 5C : 192 cœurs / 384 threads / jusqu’à 12 CCD
EPYC 9006 « Venise » avec Zen 5 : 96 cœurs / 192 threads / jusqu’à 8 CCD
EPYC 9005 « Turin » avec Zen 5 : 96 cœurs / 192 threads / jusqu’à 16 CCD

Cette vaste gamme promet une sélection diversifiée de processeurs WeU pour les centres de données et les clients du calcul haute performance (HPC).Bien que ces spécifications soient préliminaires, le lancement des processeurs Zen 6 est prévu l’année prochaine, ouvrant la voie à des annonces plus détaillées d’AMD prochainement.

Présentation des familles de processeurs AMD EPYC :

Nom de famille	AMD EPYC Venise	AMD EPYC Turin-X	AMD EPYC Turin-Dense	AMD EPYC Turin	AMD EPYC Sienne	AMD EPYC Bergame	AMD EPYC Genoa-X	AMD EPYC Gênes	AMD EPYC Milan-X	AMD EPYC Milan	AMD EPYC Rome	AMD EPYC Naples
Image de marque familiale	EPYC 9006	EPYC 9005	EPYC 9005	EPYC 9005	EPYC 8004	EPYC 9004	EPYC 9004	EPYC 9004	EPYC 7004	EPYC 7003	EPYC 7002	EPYC 7001
Lancement familial	2026 ?	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
Architecture du processeur	Il était 6 heures	Il était 5 heures	Zen 5C	Il était 5 heures	Il était 4 heures	Il faisait 4°C.	Zen 4 V-Cache	Il était 4 heures	Il était 3	Il était 3	Il était 2	C’était 1
Nœud de processus	TSMC 2 nm	TSMC 4 nm	TSMC 3 nm	TSMC 4 nm	TSMC 5 nm	TSMC 4 nm	TSMC 5 nm	TSMC 5 nm	TSMC 7 nm	TSMC 7 nm	TSMC 7 nm	GloFo 14 nm
Nom de la plateforme	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
Douille	À déterminer	LGA 6096 (SP5)	LGA 6096 (SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
Nombre maximal de cœurs	256	192	128	128	64	128	96	96	64	64	64	32
Nombre maximal de fils	512	384	256	256	128	256	192	192	128	128	128	64
Max L3 Cache	Jusqu’à 128 Mo	1536 Mo	384 Mo	384 Mo	256 Mo	256 Mo	1152 Mo	384 Mo	768 Mo	256 Mo	256 Mo	64 Mo
Conception de puces	8 CCD (1 CCX par CCD) + 2 IOD ?	16 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	16 CCD (1 CCX par CCD) + 1 IOD	8 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	8 CCD (1 CCX par CCD) + 1 IOD	8 CCD (1 CCX par CCD) + 1 IOD	8 CCD (2 CCX par CCD) + 1 IOD	4 CCD (2 CCX par CCD)
Prise en charge de la mémoire	DDR5-XXXX ?	DDR5-6000 ?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
Canaux de mémoire	16 canaux (SP7)	12 canaux (SP5)	12 canaux	12 canaux	6 canaux	12 canaux	12 canaux	12 canaux	8 canaux	8 canaux	8 canaux	8 canaux
Prise en charge de la génération PCIe	À déterminer	À déterminer	128 PCIe Gen 5	128 PCIe Gen 5	96 Gen 5	128 Gen 5	128 Gen 5	128 Gen 5	128 Gen 4	128 Gen 4	128 Gen 4	64 Gen 3
TDP (Max)	~600W	500 W (cTDP 600 W)	500 W (cTDP 450-500 W)	400 W (cDP 320-400 W)	70-225W	320 W (cTDP 400 W)	400 W	400 W	280 W	280 W	280 W	200 W