Présentation détaillée des plateformes AMD SP7 et SP8 pour les processeurs EPYC « Venice » et « Verano » de nouvelle génération : mémoire 16 canaux à 12 800 MT/s et 128 voies PCIe 6.0

AMD a récemment dévoilé les plates-formes SP7 et SP8, conçues pour prendre en charge les prochains processeurs EPYC « Venice » et « Verano », dotés d’une mémoire DDR5 avancée et d’une prise en charge PCIe 6.0.

AMD améliore les E/S des serveurs avec les plateformes SP7 et SP8 pour les processeurs EPYC « Venice » et « Verano »

Dans un communiqué de presse publié plus tôt dans la journée, AMD a dévoilé des détails sur les processeurs EPYC Venice et Verano, très attendus. La variante Venice devrait offrir un impressionnant nombre de 256 cœurs utilisant l’architecture Zen 6C, et son lancement est prévu pour 2026. Le Verano, potentiellement une version améliorée de Zen 6 ou une architecture Zen 7 entièrement nouvelle, devrait être commercialisé en 2027. Bien qu’AMD ne fournisse que peu de détails techniques, des fuites commencent à mettre en lumière les capacités de ces plateformes innovantes.

Exploration de la plateforme SP7

La plateforme SP7 témoigne de l’engagement d’AMD en faveur des hautes performances, prenant en charge jusqu’à 16 canaux de mémoire DDR5, atteignant des vitesses allant jusqu’à 8 000 MT/s avec les modules ECC et 12 800 MT/s avec les modules MRDIMM en configuration 1DPC. Améliorant encore ses capacités, la plateforme prendra en charge diverses configurations d’entrelacement mémoire (1, 4, 8 et 16 canaux) et étendra sa compatibilité aux solutions DRAM RDIMM, 3DS RDIMM, MRDIMM et Tall DIMM.

Plateforme serveur AMD SP8 — Source de l’image : Forums Baidu

Du point de vue des E/S, le SP7 conservera la prise en charge du double socket (2P), offrant jusqu’à 128 voies PCIe Gen 6.0, chacune capable de fournir une bande passante de 64 Gbit/s. De plus, la plateforme inclut jusqu’à 16 voies PCIe Gen 4 « Bonus ».Pour les configurations monosocket (1P), il offrira jusqu’à 96 voies PCIe Gen 6.0 ainsi que 8 voies Gen 4 supplémentaires, prenant en charge la technologie Smart Data Cache Injection (SDCI).

Plateforme serveur AMD SP7 — Source de l’image : Forums Baidu

Présentation de la plateforme SP8

Positionnée comme une solution d’entrée de gamme, la plateforme SP8 est également conçue pour prendre en charge la nouvelle génération de processeurs EPYC. Tout en conservant la compatibilité mémoire du SP7, elle fonctionne en configuration 8 canaux. Le SP8 dispose notamment d’un nombre de voies PCIe Gen 6.0 supérieur à celui de son homologue, avec jusqu’à 192 voies en configuration double socket et 128 voies en configuration simple socket.

Processeur AMD EPYC Venice Zen 6C — Source de l’image : Forums Baidu

Configurations et attentes du processeur

Les prochains processeurs Zen 6C et Zen 6 Dense embarqueront jusqu’à 32 cœurs par chiplet (CCD), soit un total de 8 CCD. Cette configuration permet à AMD d’atteindre le total de 256 cœurs annoncé lors de l’annonce. Chaque chiplet intègre 128 Mo de cache L3, soit une impressionnante capacité de 1 Go sur l’ensemble du processeur. Chaque puce est notamment composée de deux matrices d’E/S offrant les fonctionnalités PCIe Gen 6.0 et CXL 3.1, ainsi que la prise en charge de la mémoire DDR5-8000. Il est intéressant de noter qu’un diagramme indique la vitesse maximale de la mémoire MRDIMM à 10 400 MT/s, contre 12 800 MT/s précédemment annoncée.

Processeur AMD EPYC Venice Zen 6 — Source de l’image : Forums Baidu

Les offres EPYC « Venice » standard, basées sur l’architecture Zen 6 traditionnelle, seront composées de 12 cœurs par CCD, avec un total de 8 CCD intégrés dans une configuration similaire à double E/S. Cela donne un total de 96 cœurs et 192 threads, équivalent au nombre de cœurs de la série Turin existante.

EPYC 9006 « Venise » avec Zen 6C : 256 cœurs / 512 threads / Jusqu’à 8 CCD
EPYC 9005 « Turin » avec Zen 5C : 192 cœurs / 384 threads / jusqu’à 12 CCD
EPYC 9006 « Venise » avec Zen 5 : 96 cœurs / 192 threads / jusqu’à 8 CCD
EPYC 9005 « Turin » avec Zen 5 : 96 cœurs / 192 threads / jusqu’à 16 CCD

Ces informations soulignent l’ambition constante d’AMD d’améliorer le nombre de cœurs, la puissance de calcul et les fonctionnalités d’E/S, conservant ainsi son statut de leader sur le marché des serveurs. Avec le lancement des processeurs Venice en 2026, suivi de la série Verano en 2027, le paysage des centres de données s’annonce prometteur.

Présentation de la famille de processeurs AMD EPYC

Nom de famille	AMD EPYC Été	AMD EPYC Venise	AMD EPYC Turin-X	AMD EPYC Turin-Dense	AMD EPYC Turin	AMD EPYC Sienne	AMD EPYC Bergame	AMD EPYC Genoa-X	AMD EPYC Gênes	AMD EPYC Milan-X	AMD EPYC Milan	AMD EPYC Rome	AMD EPYC Naples
Image de marque familiale	EPYC 9007	EPYC 9006	EPYC 9005	EPYC 9005	EPYC 9005	EPYC 8004	EPYC 9004	EPYC 9004	EPYC 9004	EPYC 7004	EPYC 7003	EPYC 7002	EPYC 7001
Lancement familial	2027	2026	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
Architecture du processeur	Il était 7 heures	Il était 6 heures	Il était 5 heures	Zen 5C	Il était 5 heures	Il était 4 heures	Il faisait 4°C.	Zen 4 V-Cache	Il était 4 heures	Il était 3	Il était 3	Il était 2	C’était 1
Nœud de processus	À déterminer	TSMC 2 nm	TSMC 4 nm	TSMC 3 nm	TSMC 4 nm	TSMC 5 nm	TSMC 4 nm	TSMC 5 nm	TSMC 5 nm	TSMC 7 nm	TSMC 7 nm	TSMC 7 nm	GloFo 14 nm
Nom de la plateforme	SP7	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
Douille	À déterminer	À déterminer	LGA 6096 (SP5)	LGA 6096 (SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
Nombre maximal de cœurs	À déterminer	96	128	192	128	64	128	96	96	64	64	64	32
Nombre maximal de fils	À déterminer	192	256	384	256	128	256	192	192	128	128	128	64
Max L3 Cache	À déterminer	À déterminer	1536 Mo	384 Mo	384 Mo	256 Mo	256 Mo	1152 Mo	384 Mo	768 Mo	256 Mo	256 Mo	64 Mo
Conception de puces	À déterminer	8 CCD (1 CCX par CCD) + 2 IOD ?	16 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	16 CCD (1 CCX par CCD) + 1 IOD	8 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	12 CCD (1 CCX par CCD) + 1 IOD	8 CCD (1 CCX par CCD) + 1 IOD	8 CCD (1 CCX par CCD) + 1 IOD	8 CCD (2 CCX par CCD) + 1 IOD	4 CCD (2 CCX par CCD)
Prise en charge de la mémoire	À déterminer	DDR5-12800	DDR5-6000 ?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
Canaux de mémoire	À déterminer	16 canaux (SP7)	12 canaux (SP5)	12 canaux	12 canaux	6 canaux	12 canaux	12 canaux	12 canaux	8 canaux	8 canaux	8 canaux	8 canaux
Prise en charge de la génération PCIe	À déterminer	128-192 PCIe Gen 6	À déterminer	128 PCIe Gen 5	128 PCIe Gen 5	96 Gen 5	128 Gen 5	128 Gen 5	128 Gen 5	128 Gen 4	128 Gen 4	128 Gen 4	64 Gen 3
TDP (Max)	À déterminer	~600W	500 W (cTDP 600 W)	500 W (cTDP 450-500 W)	400 W (cDP 320-400 W)	70-225W	320 W (cTDP 400 W)	400 W	400 W	280 W	280 W	280 W	200 W