Intel explore des solutions de dissipation thermique innovantes et abordables pour les puces à conditionnement avancé de grande taille.

Les chercheurs d’Intel ont mis au point une méthode permettant de rationaliser l’assemblage des dissipateurs thermiques, ce qui conduit à de meilleures conceptions et à une réduction des coûts pour les puces à conditionnement avancé à grande échelle.

La technologie innovante de dissipateur thermique d’Intel ouvre de nouvelles perspectives pour le conditionnement avancé des puces.

Une publication instructive d’Intel Foundry, intitulée « Une nouvelle approche désagrégée d’assemblage de dissipateurs thermiques intégrés pour les boîtiers avancés », met en lumière leurs recherches sur un modèle désagrégé de dissipateurs thermiques. Cette nouvelle technique améliore l’efficacité de la production et optimise le refroidissement des puces hautes performances.

Comparaison du « dissipateur thermique intégré multicavité pour boîtier Point » avec la « conception simplifiée du dissipateur thermique » — Source de l’image : Intel

Cette solution de dissipation thermique de pointe est conçue pour prendre en charge les approches d’« encapsulation avancée » d’Intel, notamment pour les puces multicouches et à chiplets. Ce nouveau procédé d’assemblage permet notamment de réduire la déformation des boîtiers jusqu’à 30 % et les vides dans le matériau d’interface thermique de 25 %.Cette avancée majeure ouvre la voie à la production de puces à encapsulation avancée « extra-larges », impossible à réaliser avec les méthodes conventionnelles.

Les ingénieurs d’Intel Foundry ont mis au point une nouvelle stratégie de désagrégation, décomposant les dissipateurs thermiques complexes en pièces plus simples et plus économiques.
Ce procédé d’assemblage innovant promet une réduction allant jusqu’à 30 % de la déformation des boîtiers et une diminution de 25 % des vides dans le matériau d’interface thermique, améliorant ainsi considérablement le refroidissement des puces haute puissance.
Surtout, cette technique facilite la création de boîtiers de puces extra-larges, une tâche auparavant difficile en raison des contraintes de coût et de complexité.

Cette recherche vise à décomposer les dissipateurs thermiques monoblocs complexes en composants plus simples, facilement assemblables selon les procédés de fabrication standard. Grâce à l’utilisation d’adhésifs optimisés et à une conception à plaque plane associée à des raidisseurs renforcés, cette méthode améliore les performances des matériaux d’interface thermique (TIM).

Comparaison entre le dissipateur thermique intégré traditionnel et le nouveau dissipateur thermique intégré. — Source de l’image : Intel

Historiquement, les processeurs hautes performances, tels que les CPU et les GPU, utilisaient un dissipateur thermique métallique pour gérer la dissipation de la chaleur de la puce vers un dissipateur. Cependant, avec la complexification et la taille croissantes des puces (dépassant parfois 7 000 mm²), les exigences relatives aux dissipateurs thermiques évoluent, nécessitant des conceptions complexes avec des cavités étagées et des points de contact variés.

Cette complexité engendre des coûts accrus, car les méthodes d’emboutissage traditionnelles ne permettent pas de créer les formes complexes requises pour les agencements d’emballage avancés. Les alternatives comme l’usinage CNC, bien que précises, entraînent des coûts supplémentaires et des retards potentiels dans la chaîne d’approvisionnement. Les récentes recherches d’Intel s’attaquent de front à ces défis :

Révolutionner l’assemblage grâce à une approche désagrégée

Les techniques classiques d’encapsulation des semi-conducteurs utilisent généralement des dissipateurs thermiques monolithiques et massifs qui nécessitent une mise en forme précise pour les configurations complexes de puces. La méthode de dissociation introduit plusieurs composants distincts, assemblés lors de l’assemblage final.

Cette technique exploite les lignes d’assemblage existantes où les composants sont fixés séquentiellement. Les plaques planes servent de dissipateurs thermiques principaux tandis que les raidisseurs assurent l’intégrité structurelle nécessaire et créent des cavités aux formes spécifiques pour différentes architectures de puces. Chaque composant peut être fabriqué par des procédés d’emboutissage conventionnels, réduisant considérablement le besoin d’équipements spécialisés coûteux.

Graphique comparant la « coplanarité normalisée » dans différents scénarios — Source de l’image : Intel

Cette approche novatrice permet d’améliorer de 7 % la coplanarité du boîtier, un critère essentiel pour évaluer la planéité des unités assemblées avant l’installation de la puce. Globalement, cette recherche pionnière positionne Intel comme leader dans le développement de boîtiers de puces de grande taille utilisant des technologies de pointe. Parallèlement, les ingénieurs de la fonderie étudient des solutions pour adapter ce modèle à des systèmes de refroidissement spécialisés, notamment des dissipateurs thermiques en composite métallique à haute conductivité et l’intégration avec des systèmes de refroidissement liquide.

Source et images