Le paysage de la mémoire à large bande passante (HBM) est sur le point de connaître une transformation significative avec le développement en cours des normes HBM5 et HBM6 de nouvelle génération, facilité par des TC Bonders innovants.
Hanmi Semiconductor dévoile les premiers systèmes de collage TC larges pour la technologie HBM avancée
Alors que NVIDIA et AMD s’apprêtent à lancer cette année leurs prochains accélérateurs d’IA, alimentés par la mémoire HBM4 (comme les séries Vera Rubin et Instinct MI450 ), la recherche et le développement progressent déjà vers les prochaines itérations, HBM5 et HBM6.
Selon un récent article du média coréen Heraldcorp, la première machine de liaison à large bande passante (Wide TC Bonder) conçue pour les normes de mémoire de nouvelle génération devrait être présentée au salon Semiconductor Exhibition 2026 en Corée. Cet équipement offrira une alternative à la machine de liaison hybride (HB Bonder) pour la production en série de mémoire HBM.
La machine de collage Wide TC se distingue par sa capacité à améliorer les rendements de production pour différentes normes HBM, notamment HBM4, HBM4E, HBM5 et HBM6. Contrairement à son prédécesseur, la machine de collage hybride, qui a rencontré des difficultés techniques, la machine de collage Wide TC utilise une technologie de collage de précision avancée pour garantir une qualité et une fiabilité supérieures tout au long du processus de production.
L’une de ses caractéristiques les plus intéressantes est sa capacité de liaison sans flux qui minimise la couche d’oxyde sur les surfaces des puces, améliorant ainsi la résistance de la liaison tout en réduisant simultanément l’épaisseur globale du HBM.
HBM5 : Ciblage de l’architecture NVIDIA Feynman avec un lancement prévu en 2029
La norme HBM5 devrait maintenir un débit de données de 8 Gbit/s pour sa variante non-e, tout en augmentant considérablement le nombre de voies d’E/S à 4 096 bits. La bande passante devrait atteindre 4 To/s par pile, grâce à une méthode d’empilement 16-Hi. Avec l’introduction de puces DRAM de 40 Gb, la norme HBM5 vise une capacité robuste de 80 Go par pile et prévoit une consommation électrique de 100 W par pile.
Les principales spécifications de la norme de mémoire HBM5 sont les suivantes :
- Débit de données : 8 Gbit/s
- Nombre d’E/S : 4096
- Bande passante totale : 4, 0 To/s
- Nombre de piles de dés : 16-Hi
- Capacité de la puce : 40 Go
- Capacité totale de la mémoire HBM : 80 Go
- Puissance par HBM : 100 W
- Méthode d’emballage : Microbump (MR-MUF)
- Solutions de refroidissement : refroidissement par immersion, vias thermiques (TTV), collage thermique
- Pile de puces de condensateurs de découplage dédiées
- Puce de base HBM personnalisée avec NMC-HBM 3D et cache empilé
- LPDDR+CXL dans la puce de base
- Compatible avec les plateformes NVIDIA Feynman et Instinct MI500
HBM6 : un bond en avant pour l’architecture GPU post-Feynman
Préparant le terrain pour des performances encore supérieures, la mémoire HBM6 devrait doubler la bande passante pour atteindre un impressionnant 8 To/s, tout en introduisant des capacités de 48 Gb par puce DRAM. Cette norme devrait également repousser les limites de la technologie d’empilement en dépassant potentiellement la configuration traditionnelle à 16 niveaux, pour atteindre jusqu’à 20 niveaux. La capacité mémoire prévue par pile pourrait se situer entre 96 et 120 Go, avec une consommation électrique de 120 W. Les mémoires HBM5 et HBM6 sont toutes deux conçues pour intégrer des solutions de refroidissement par immersion, la HBM6 explorant notamment des architectures HBM multi-tours (actives/hybrides).
Les principales caractéristiques de la norme de mémoire HBM6 incluront probablement :
- Débit de données : 16 Gbit/s
- Nombre d’E/S : 4096
- Bande passante totale : 8, 0 To/s
- Nombre de piles de dés : 16/20-Hi
- Capacité de la puce : 48 Go
- Capacité totale de mémoire HBM : 96/120 Go
- Puissance par HBM : 120 W
- Méthode d’encapsulation : collage direct Cu-Cu sans aspérités
- Solutions de refroidissement : Refroidissement par immersion
- HBM multi-tours personnalisés avec interposeurs actifs/hybrides
- Commutateur réseau intégré + puce de pont
Alors que la production de masse de la HBM4 s’apprête à commencer, la dynamique qui s’installe autour des HBM5 et HBM6 garantira que ces normes de mémoire de nouvelle génération non seulement répondront aux attentes, mais les dépasseront grâce à des vitesses améliorées et des avancées technologiques de pointe par rapport à la HBM4, annonçant une nouvelle ère de performance dans le domaine de la technologie de la mémoire.