Broadcom lance la technologie innovante 3.5D XDSiP comprenant quatre tuiles de calcul et 12 sites HBM dans un seul package

Broadcom a récemment présenté sa technologie innovante 3.5D eXtreme Dimension System in Package (XDSiP), visant à révolutionner les plates-formes informatiques personnalisées avec des performances et une efficacité améliorées.

Révolutionner l’IA et le HPC avec la plateforme 3.5D XDSiP de Broadcom

Communiqué de presse : Aujourd’hui, Broadcom Inc. a officiellement lancé sa technologie de plateforme 3.5D XDSiP, permettant aux secteurs de l’IA grand public de concevoir des accélérateurs personnalisés avancés appelés XPU. Cette plateforme de pointe intègre plus de 6 000 mm² de silicium et peut accueillir jusqu’à 12 piles de mémoire à large bande passante (HBM) dans un seul appareil, ce qui permet d’obtenir un calcul à faible consommation et à haute efficacité adapté aux applications d’IA à grande échelle. Broadcom a notamment réalisé une avancée révolutionnaire en dévoilant le premier XPU 3.5D Face-to-Face (F2F) du secteur.

La demande de formation de modèles d’IA génératifs augmente, et le besoin de clusters de grande taille comprenant entre 100 000 et un million de XPU s’intensifie. Ce besoin croissant met à l’épreuve les architectures informatiques traditionnelles, car l’intégration de capacités de calcul avancées, de mémoire et de ressources d’E/S devient vitale pour atteindre les niveaux de performance souhaités tout en maîtrisant la consommation d’énergie et les coûts. Les paradigmes existants, tels que la loi de Moore et les méthodes traditionnelles de mise à l’échelle des processus, ne suffisent plus à répondre à ces exigences rigoureuses. Par conséquent, l’évolution vers une intégration sophistiquée de systèmes dans un package (SiP) apparaît comme essentielle pour développer la prochaine génération de XPU.

Au cours de la dernière décennie, l’intégration 2,5D, qui permet la combinaison de plusieurs chiplets mesurant jusqu’à 2500 mm² avec des modules HBM jusqu’à 8 piles positionnées sur un interposeur, a considérablement bénéficié au développement des XPU. Cependant, avec l’introduction de modèles de langage volumineux (LLM) plus complexes, leurs processus de formation exigent des solutions d’empilement de silicium 3D avancées qui optimisent la taille, la consommation d’énergie et le coût, ce qui conduit à une préférence croissante pour l’intégration 3,5D. Cette approche fusionne le packaging 2,5D avec l’empilement de silicium 3D, ce qui en fait probablement la technologie leader pour les XPU dans la décennie à venir.

La plateforme 3.5D XDSiP de Broadcom présente des améliorations remarquables en termes de densité d’interconnexion et d’efficacité énergétique par rapport aux méthodes Face-to-Back (F2B) conventionnelles. Grâce à l’empilage F2F innovant, qui relie les couches métalliques supérieures des matrices supérieure et inférieure, cette technologie garantit une connexion dense et fiable avec une interférence électrique minimale et une durabilité mécanique inégalée. De plus, la plateforme de Broadcom comprend des flux de travail de conception propriétaires et de propriété intellectuelle qui facilitent l’intégration efficace et correcte de l’empilage de matrices 3D pour des connexions optimales en termes d’alimentation, d’horloge et de signal.

Principaux avantages de la technologie 3.5D XDSiP de Broadcom

Densité d’interconnexion améliorée : permet une augmentation remarquable de 7x de la densité du signal entre les matrices empilées par rapport aux technologies F2B conventionnelles.
Efficacité énergétique supérieure : offre une réduction de 10 fois de la consommation d’énergie pour les interfaces puce à puce grâce à la technologie 3D HCB au lieu d’alternatives planaires.
Latence réduite : minimise la latence pour le transfert de données entre les composants de calcul, de mémoire et d’E/S au sein de l’architecture 3D.
Facteur de forme compact : permet des interposeurs et des emballages plus petits, ce qui se traduit par une efficacité des coûts et une réduction du gauchissement du boîtier.

Le processeur XPU 3.5D F2F de Broadcom, pionnier de la technologie, intègre quatre matrices de calcul, une matrice d’E/S et six modules HBM, exploitant les nœuds de traitement de pointe de TSMC et les technologies avancées de packaging CoWoS 2.5D. Les méthodologies de conception exclusives de l’entreprise privilégient l’automatisation, en s’appuyant sur des outils standard de l’industrie pour garantir une mise en œuvre réussie même au milieu de la complexité de la puce.

Le XDSiP 3.5D a démontré avec succès des fonctionnalités complètes et des performances remarquables sur des composants IP cruciaux tels que les SerDes à haut débit, les interfaces mémoire HBM et les interconnexions entre puces. Cette réussite illustre la grande expertise de Broadcom dans la conception et le test de circuits intégrés complexes dans le cadre 3.5D.

TSMC et Broadcom ont formé un partenariat synergique au cours des dernières années, unissant les processus logiques de pointe de TSMC et les innovations d’empilement de puces 3D avec la compétence de conception de Broadcom.

Nous sommes enthousiasmés par les perspectives de production de cette plateforme pour stimuler les avancées de l’IA et faciliter les progrès futurs du secteur.

– Dr. Kevin Zhang, vice-président senior du développement commercial et des ventes mondiales, co-directeur général adjoint, TSMC

Avec un pipeline de plus de cinq produits 3.5D actuellement en développement, un nombre croissant de clients d’IA grand public de Broadcom sont prêts à adopter la technologie 3.5D XDSiP, les expéditions de production devant commencer en février 2026. Pour plus d’informations sur la plateforme de calcul personnalisée 3.5D innovante de Broadcom, cliquez ici .