Une analyse récente du prochain processeur EPYC Venice de nouvelle génération d’AMD, basé sur l’architecture Zen 6C de nouvelle génération, révèle des améliorations significatives au niveau du nombre de cœurs et de la taille de la puce.
AMD dévoile le processeur EPYC Venice « Zen 6C » : une révolution avec deux fois plus de cœurs
Lors du CES 2026, AMD a présenté son processeur EPYC Venice, basé sur l’architecture révolutionnaire Zen 6. Cette nouvelle puce affiche des améliorations considérables en termes de nombre de cœurs et d’efficacité énergétique, et devient ainsi le premier processeur pour centres de données à exploiter la technologie de gravure 2 nm de pointe de TSMC.
La gamme EPYC Venice « Zen 6 » intègre désormais huit chiplets Zen 6C performants et deux puces d’E/S, ainsi que plusieurs chiplets auxiliaires pour la gestion. AMD promet une amélioration spectaculaire de plus de 70 % des performances et de l’efficacité, avec notamment une augmentation de plus de 30 % de la densité de threads. Disponible en configurations standard à 192 cœurs (16 chiplets par puce), elle comprend 12 cœurs Zen 6 et 768 Mo de cache L3.

Bien que moins imposant que le MI455X, l’EPYC Venice reste un processeur redoutable, capable d’intégrer jusqu’à 256 cœurs. Au cœur de chaque processeur AMD EPYC Venice se trouve le nouveau chiplet Zen 6C, qui embarque désormais 32 cœurs – un remarquable doublement par rapport à son prédécesseur, le chiplet Zen 5C, qui en comptait 16. Chaque chiplet Zen 6C est doté de 128 Mo de cache L3, pour un total de 1 024 Mo sur l’ensemble du processeur.

Concernant la taille de la puce, les nouveaux chiplets Zen 6C des processeurs EPYC Venice mesurent environ 155 mm², soit près du double de ceux des chiplets Zen 5C (environ 85 mm²).Ces nouveaux composants sont fabriqués selon le procédé N2P de TSMC, tandis que les anciennes puces Zen 5C utilisaient la technologie N3E. Cela représente une augmentation de 82, 3 % de la taille de la puce par rapport à la génération précédente, permettant ainsi d’accroître la taille du cache et de doubler le nombre de cœurs.
Venise IOD : ~375 mm² N6 x 2 Turin IOD : ~426 mm² N6 x 1 Zen6c CCD : 32 cœurs = ~155 mm² N2 Zen5c CCD : 16 cœurs = ~85 mm² N3E https://t.co/n4GJGNWqlo
– Hassan Mujtaba (@hms1193) 12 janvier 2026
La gamme AMD EPYC Venice intégrera deux puces d’E/S de grande taille, hébergeant les contrôleurs mémoire, les contrôleurs PCIe et diverses autres propriétés intellectuelles, notamment des accélérateurs dédiés à l’IA. Chaque puce d’E/S, basée sur la technologie N6 de TSMC, mesurera environ 375 mm².À titre de comparaison, les processeurs EPYC Turin de la génération précédente ne disposaient que d’une seule puce d’E/S de 426 mm².
Principales comparaisons entre AMD EPYC Venice et les générations précédentes
- Zen6c CCD : 32 cœurs = ~155 mm² N2
- Zen5c CCD : 16 cœurs = ~85 mm² N3E
Comparaison IOD :
- Venise IOD : ~375 mm² N6 x 2
- Turin IOD : ~426 mm² N6 x 1
Comparaison des performances des processeurs :
- EPYC 9006 « Venise » avec Zen 6C : 256 cœurs / 512 threads / Jusqu’à 8 CCD / 1 024 Mo de cache L3
- EPYC 9005 « Turin » avec Zen 5C : 192 cœurs / 384 threads / Jusqu’à 12 CCD / 384 Mo de cache L3
- EPYC 9006 « Venise » avec Zen 5 : 96 cœurs / 192 threads / Jusqu’à 8 CCD / 384 Mo de cache L3
- EPYC 9005 « Turin » avec Zen 5 : 96 cœurs / 192 threads / Jusqu’à 16 CCD / 384 Mo de cache L3
Les deux puces d’E/S offrent une surface totale de 750 mm² dédiée exclusivement aux fonctions d’entrée/sortie, témoignant de l’engagement d’AMD à améliorer les performances de ses plateformes de centres de données EPYC. Les futurs processeurs AMD EPYC Venice s’annoncent comme des solutions ultra-performantes, prêtes à rivaliser avec les futurs processeurs Diamond Rapids d’Intel, gravés en 18 Å et qui devraient également proposer des configurations à 256 et 192 cœurs.
Présentation des familles de processeurs AMD EPYC :
| Nom de famille | AMD EPYC Été | AMD EPYC Venise | AMD EPYC Turin-X | AMD EPYC Turin-Dense | AMD EPYC Turin | AMD EPYC Sienne | AMD EPYC Bergamo | AMD EPYC Genoa-X | AMD EPYC Gênes | AMD EPYC Milan-X | AMD EPYC Milan | AMD EPYC Rome | AMD EPYC Naples |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Marque familiale | EPYC 9007 | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
| Lancement familial | 2027 | 2026 | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
| Architecture du processeur | Il était 7 | Il était 6 | Il était 5 | Zen 5C | Il était 5 | Il était 4 | Il faisait 4°C. | Cache virtuel Zen 4 | Il était 4 | Il était 3 | Il était 3 | Il était 2 | C’était 1 |
| Nœud de processus | À déterminer | TSMC 2 nm | TSMC 4 nm | TSMC 3 nm | TSMC 4 nm | TSMC 5 nm | TSMC 4 nm | TSMC 5 nm | TSMC 5 nm | TSMC 7 nm | TSMC 7 nm | TSMC 7 nm | GloFo 14 nm |
| Nom de la plateforme | SP7 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
| Douille | À déterminer | À déterminer | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
| Nombre maximal de cœurs | À déterminer | 96 | 128 | 192 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
| Nombre maximal de fils | À déterminer | 192 | 256 | 384 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
| Max L3 Cache | À déterminer | À déterminer | 1536 Mo | 384 Mo | 384 Mo | 256 Mo | 256 Mo | 1152 Mo | 384 Mo | 768 Mo | 256 Mo | 256 Mo | 64 Mo |
| Conception de puces | À déterminer | 8 CCD (1 CCX par CCD) + 2 IOD ? | 16 CCD (1 CCX par CCD) + 1 IOD | 12 CCD (1 CCX par CCD) + 1 IOD | 16 CCD (1 CCX par CCD) + 1 IOD | 8 CCD (1 CCX par CCD) + 1 IOD | 12 CCD (1 CCX par CCD) + 1 IOD | 12 CCD (1 CCX par CCD) + 1 IOD | 12 CCD (1 CCX par CCD) + 1 IOD | 8 CCD (1 CCX par CCD) + 1 IOD | 8 CCD (1 CCX par CCD) + 1 IOD | 8 CCD (2 CCX par CCD) + 1 IOD | 4 CCD (2 CCX par CCD) |
| Support de mémoire | À déterminer | DDR5-12800 | DDR5-6000 ? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
| Canaux de mémoire | À déterminer | 16 canaux (SP7) | 12 canaux (SP5) | 12 canaux | 12 canaux | 6 canaux | 12 canaux | 12 canaux | 12 canaux | 8 canaux | 8 canaux | 8 canaux | 8 canaux |
| Prise en charge PCIe Gen | À déterminer | 128-192 PCIe Gen 6 | À déterminer | 128 PCIe Gen 5 | 128 PCIe Gen 5 | 96 Gen 5 | 128 Gen 5 | 128 Gen 5 | 128 Gen 5 | 128 Gen 4 | 128 Gen 4 | 128 Gen 4 | 64 Gen 3 |
| TDP (Max) | À déterminer | ~600W | 500 W (cTDP 600 W) | 500 W (cTDP 450-500 W) | 400 W (cDP 320-400 W) | 70-225 W | 320 W (cTDP 400 W) | 400 W | 400 W | 280 W | 280 W | 280 W | 200 W |
Laisser un commentaire