AMD lance les processeurs EPYC Venice « Zen 6 » de nouvelle génération dotés de 256 cœurs en 2026, ainsi que les processeurs EPYC Verano et les GPU Instinct MI500 en 2027

AMD lance les processeurs EPYC Venice « Zen 6 » de nouvelle génération dotés de 256 cœurs en 2026, ainsi que les processeurs EPYC Verano et les GPU Instinct MI500 en 2027

AMD a officiellement dévoilé ses prochaines gammes de produits comprenant la famille de processeurs EPYC et Instinct de nouvelle génération, qui comprend les séries EPYC Venice, EPYC Verano et Instinct MI500 basées sur Zen 6.

Offres AMD de nouvelle génération : EPYC Venice, EPYC Verano et Instinct MI500 dévoilées

Lors d’une récente keynote consacrée aux avancées technologiques en IA, AMD a dévoilé des détails intéressants sur ses prochaines plateformes EPYC et Instinct. Prévue pour l’année prochaine, la série Instinct MI400 promet une amélioration substantielle des performances, avec un gain de 10 fois supérieur à celui de la série MI350 actuellement disponible.

En ce qui concerne la gamme EPYC Venice, dont le lancement est prévu en 2026, elle intégrera la nouvelle architecture Zen 6 et offrira des configurations comprenant jusqu’à 256 cœurs, ce qui témoigne de l’engagement continu d’AMD en faveur du calcul haute performance.

Comme annoncé précédemment, la sixième génération de processeurs EPYC Venice proposera deux variantes distinctes, similaires aux modèles Zen 5 et Zen 4 existants. Il s’agira d’une variante Zen 6 standard et d’une variante Zen 6C plus dense. Ces puces utiliseront les sockets SP7 et SP8, le SP7 étant destiné aux solutions haut de gamme, tandis que le SP8 est conçu pour les applications serveur d’entrée de gamme. De plus, elles prendront en charge les configurations mémoire à 12 et 16 canaux.

Processeur AMD EPYC

En termes de performances, la série AMD EPYC 9006, baptisée « Venice », proposera des processeurs dotés de 96 cœurs et 192 threads maximum, utilisant 8 CCD. Les versions Zen 6C, quant à elles, devraient prendre en charge jusqu’à 256 cœurs et 512 threads, améliorant ainsi considérablement leurs capacités de traitement.

  • EPYC 9006 « Venise » avec Zen 6C : 256 cœurs / 512 threads / jusqu’à 8 CCD
  • EPYC 9005 « Turin » avec Zen 5C : 192 cœurs / 384 threads / jusqu’à 12 CCD
  • EPYC 9006 « Venise » avec Zen 5 : 96 cœurs / 192 threads / jusqu’à 8 CCD
  • EPYC 9005 « Turin » avec Zen 5 : 96 cœurs / 192 threads / jusqu’à 16 CCD

Les nouvelles puces seront fabriquées selon le procédé avancé 2 nm de TSMC, offrant potentiellement un doublement de la bande passante CPU-GPU, ainsi qu’un gain de performances impressionnant de 70 % d’une génération à l’autre et la prise en charge d’une bande passante mémoire allant jusqu’à 1, 6 To/s. La suite complète de processeurs AMD EPYC Venice, ainsi que les séries Instinct MI400 et Vulcano, seront intégrés au rack du centre de données Helios d’ici 2026.

Tourné vers l’avenir, AMD s’apprête à lancer ses processeurs EPYC Verano de nouvelle génération et la série Instinct MI500 en 2027. La série Verano devrait s’appuyer soit sur une version améliorée de l’architecture Zen 6, soit sur une transition vers l’architecture Zen 7 de nouvelle génération. La nouvelle stratégie d’AMD privilégie une cadence de sortie annuelle, facilitant ainsi une itération rapide dans les secteurs des centres de données et de l’IA, faisant écho à la double offre de NVIDIA, proposant des modèles standard et « Ultra ».Cela permettra des avancées révolutionnaires en termes de performances pour les infrastructures d’IA de nouvelle génération.

Présentation des familles de processeurs AMD EPYC

Nom de famille AMD EPYC Été AMD EPYC Venise AMD EPYC Turin-X AMD EPYC Turin-Dense AMD EPYC Turin AMD EPYC Sienne AMD EPYC Bergame AMD EPYC Genoa-X AMD EPYC Gênes AMD EPYC Milan-X AMD EPYC Milan AMD EPYC Rome AMD EPYC Naples
Image de marque familiale EPYC 9007 EPYC 9006 EPYC 9005 EPYC 9005 EPYC 9005 EPYC 8004 EPYC 9004 EPYC 9004 EPYC 9004 EPYC 7004 EPYC 7003 EPYC 7002 EPYC 7001
Lancement familial 2027 2026 2025 2025 2024 2023 2023 2023 2022 2022 2021 2019 2017
Architecture du processeur Il était 7 heures Il était 6 heures Il était 5 heures Zen 5C Il était 5 heures Il était 4 heures Il faisait 4°C. Zen 4 V-Cache Il était 4 heures Il était 3 Il était 3 Il était 2 C’était 1
Nœud de processus À déterminer TSMC 2 nm TSMC 4 nm TSMC 3 nm TSMC 4 nm TSMC 5 nm TSMC 4 nm TSMC 5 nm TSMC 5 nm TSMC 7 nm TSMC 7 nm TSMC 7 nm GloFo 14 nm
Nom de la plateforme À déterminer SP7 SP5 SP5 SP5 SP6 SP5 SP5 SP5 SP3 SP3 SP3 SP3
Douille À déterminer À déterminer LGA 6096 (SP5) LGA 6096 (SP5) LGA 6096 LGA 4844 LGA 6096 LGA 6096 LGA 6096 LGA 4094 LGA 4094 LGA 4094 LGA 4094
Nombre maximal de cœurs À déterminer 96 128 192 128 64 128 96 96 64 64 64 32
Nombre maximal de fils À déterminer 192 256 384 256 128 256 192 192 128 128 128 64
Max L3 Cache À déterminer À déterminer 1536 Mo 384 Mo 384 Mo 256 Mo 256 Mo 1152 Mo 384 Mo 768 Mo 256 Mo 256 Mo 64 Mo
Conception de puces À déterminer 8 CCD (1 CCX par CCD) + 2 IOD ? 16 CCD (1CCX par CCD) + 1 IOD 12 CCD (1CCX par CCD) + 1 IOD 16 CCD (1CCX par CCD) + 1 IOD 8 CCD (1CCX par CCD) + 1 IOD 12 CCD (1 CCX par CCD) + 1 IOD 12 CCD (1 CCX par CCD) + 1 IOD 12 CCD (1 CCX par CCD) + 1 IOD 8 CCD (1 CCX par CCD) + 1 IOD 8 CCD (1 CCX par CCD) + 1 IOD 8 CCD (2 CCX par CCD) + 1 IOD 4 CCD (2 CCX par CCD)
Prise en charge de la mémoire À déterminer DDR5-XXXX ? DDR5-6000 ? DDR5-6400 DDR5-6400 DDR5-5200 DDR5-5600 DDR5-4800 DDR5-4800 DDR4-3200 DDR4-3200 DDR4-3200 DDR4-2666
Canaux de mémoire À déterminer 16 canaux (SP7) 12 canaux (SP5) 12 canaux 12 canaux 6 canaux 12 canaux 12 canaux 12 canaux 8 canaux 8 canaux 8 canaux 8 canaux
Prise en charge de la génération PCIe À déterminer À déterminer À déterminer 128 PCIe Gen 5 128 PCIe Gen 5 96 Gen 5 128 Gen 5 128 Gen 5 128 Gen 5 128 Gen 4 128 Gen 4 128 Gen 4 64 Gen 3
TDP (Max) À déterminer ~600W 500 W (cTDP 600 W) 500 W (cTDP 450-500 W) 400 W (cTDP 320-400 W) 70-225W 320 W (cTDP 400 W) 400 W 400 W 280 W 280 W 280 W 200 W

Pour plus de détails, vous pouvez explorer l’annonce complète ici.

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *