AMD dévoile son dernier brevet pour des performances mémoire améliorées grâce à une approche DRAM multipuce, bénéficiant considérablement aux APU

AMD a récemment dévoilé un brevet innovant visant à améliorer les performances de la DRAM, ce qui double considérablement la bande passante mémoire sans nécessiter de puce DRAM plus rapide. Cette avancée repose sur des modifications de la logique intégrée au module.

Le brevet d’AMD permet une augmentation spectaculaire de la bande passante mémoire sans les avancées du silicium DRAM

Traditionnellement, les mises à niveau matérielles impliquent des défis inhérents, nécessitant souvent des modifications architecturales importantes ou la refonte des technologies logiques et des semi-conducteurs. Cependant, le dernier brevet d’AMD introduit un concept révolutionnaire appelé « DIMM à haut débit » (HB-DIMM), qui double la bande passante de la mémoire DDR5 grâce à des modifications plus simples mais efficaces. Plutôt que de se concentrer uniquement sur l’amélioration des processus DRAM, AMD a ingénieusement combiné des pilotes de registre/horloge (RCD) à des puces de tampon de données, permettant ainsi une augmentation significative de la bande passante mémoire.

Schéma d'un circuit étiqueté FIG.3 présentant des composants tels que PLL, PC0 et PC1 avec des chemins de données et des vitesses variés — Diagramme du brevet HB-DIMM d’AMD

En approfondissant les détails techniques, le brevet explique comment la méthodologie HB-DIMM contourne les améliorations directes de la DRAM. Grâce à des techniques telles que le re-timing et le multiplexage, la bande passante mémoire passe de 6, 4 Gbit/s par broche à un impressionnant 12, 8 Gbit/s par broche. Ce doublement de bande passante est dû à l’utilisation par AMD des tampons de données embarqués pour fusionner deux flux DRAM à débit conventionnel en un seul flux accéléré dirigé vers le processeur, améliorant ainsi les performances globales.

Cette technologie est principalement conçue pour l’intelligence artificielle (IA) et les applications similaires gourmandes en bande passante. De plus, le brevet propose une implémentation intéressante pour les unités de traitement accélérées (APU) et les processeurs graphiques intégrés (iGPU).Elle propose l’utilisation de deux « plugs mémoire » : l’un utilisant la PHY DDR5 standard et l’autre la PHY HB-DIMM. Cette approche hybride optimise l’utilisation de la mémoire ; le pool de mémoire plus important provient de la DDR5 standard, tandis que le canal HB-DIMM est conçu pour le transfert de données à haut débit.

Diagramme d'une architecture GPU indiquant les composants tels que les processeurs de commande, le contrôleur de mémoire, les caches et la mémoire DDR — Intégration HB-DIMM dans les APU

Dans le contexte des APU, cette stratégie innovante offre une réactivité supérieure pour les tâches d’IA embarquées nécessitant un débit de données important. Alors que l’IA en périphérie de réseau continue de gagner en importance dans les environnements informatiques conventionnels, AMD devrait bénéficier grandement de cette évolution. Cependant, il convient de noter qu’une bande passante mémoire accrue pourrait entraîner une consommation énergétique accrue, nécessitant des solutions de refroidissement efficaces pour gérer cette demande.

Dans l’ensemble, l’approche HB-DIMM présente un grand potentiel, doublant efficacement la bande passante mémoire tout en évitant le besoin d’avancées dans la technologie silicium DRAM.

Source et images