Un centro pionero de investigación de chips en Barcelona ha presentado una nueva arquitectura informática que integra la tecnología RISC-V con las capacidades de procesamiento de Intel. Este desarrollo supone un avance significativo hacia la consecución de una infraestructura soberana en Europa.
Las innovadoras arquitecturas ternarias del último chip de BZL mejoran la eficiencia de la carga de trabajo.
El debate sobre la posición de Europa en el panorama de la IA suele estar plagado de interrogantes, especialmente considerando la escasez de iniciativas independientes que contribuyan a la carrera informática global. Si bien dejamos de lado este debate más amplio por ahora, el Barcelona Zettascale Lab (BZL) ha sido noticia al completar una iteración experimental de su chip Cinco Ranch TC1. Según un informe reciente del laboratorio, esto marca un momento crucial en Europa, ya que introduce una arquitectura informática específicamente desarrollada para tecnologías de supercomputación soberana.
– Miquel Moretó
Al profundizar en los aspectos técnicos, se ha revelado que el chip TC1 opera a una frecuencia de 1, 25 GHz y cuenta con una arquitectura única de tres núcleos diseñada para un rendimiento mejorado en aplicaciones específicas. El chip emplea una arquitectura RISC-V de código abierto e integra tres núcleos RISC-V distintos en una sola matriz, cada uno optimizado para cargas de trabajo específicas. Estas son las microarquitecturas Sargantana, Lagarto Ka y Lagarto Ox, que se centran en la eficiencia, el procesamiento vectorial y las cargas de trabajo escalares, respectivamente.

El chip TC1 destaca por su novedosa arquitectura heterogénea tenaria, que se aleja de los diseños de núcleo tradicionales que suelen seguir una distribución estándar de rendimiento/energía. Este enfoque innovador busca optimizar la gestión de diversas cargas de trabajo, lo que podría permitir que la tecnología de BZL supere el rendimiento de las soluciones convencionales en tareas informáticas específicas, aunque aún no se pueden extraer conclusiones definitivas.
Cabe destacar que el desarrollo del chip TC1 se realizó en colaboración con Intel. Utiliza el proceso Intel 3, y BZL ha realizado exhaustivas pruebas de evaluación en conjunto con el nodo N7 de TSMC, confirmando la calidad, viabilidad y robustez del código RTL. Si bien BZL aún se encuentra en las primeras etapas de creación de una solución informática lista para su adopción generalizada, este avance marca un primer paso crucial hacia la implementación de soluciones de infraestructura independientes en Europa.
Deja una respuesta