
AMD ha presentado recientemente las plataformas SP7 y SP8, diseñadas para soportar las próximas CPU EPYC “Venice” y “Verano”, con memoria DDR5 avanzada y compatibilidad con PCIe 6.0.
AMD mejora la E/S del servidor con las plataformas SP7 y SP8 para las CPU EPYC “Venice” y “Verano”.
En un comunicado de prensa publicado hoy, AMD compartió detalles sobre las esperadísimas CPU EPYC Venice y Verano. Se espera que la variante Venice ofrezca la impresionante cantidad de 256 núcleos con la arquitectura Zen 6C, con un lanzamiento previsto para 2026. Verano, posiblemente una versión mejorada de Zen 6 o una arquitectura Zen 7 completamente nueva, se lanzará en 2027. Aunque los detalles técnicos específicos de AMD siguen siendo limitados, las filtraciones han comenzado a arrojar luz sobre las capacidades de estas innovadoras plataformas.
Explorando la plataforma SP7
La plataforma SP7 demuestra el compromiso de AMD con el alto rendimiento, ofreciendo compatibilidad con memoria DDR5 de hasta 16 canales, alcanzando velocidades de hasta 8000 MT/s con módulos ECC y 12 800 MT/s con MRDIMM en una configuración 1DPC. Para mejorar aún más sus capacidades, la plataforma admitirá diversas configuraciones de intercalación de memoria (1, 4, 8 y 16 canales) y ampliará su compatibilidad para incluir soluciones DRAM RDIMM, 3DS RDIMM, MRDIMM y Tall DIMM.

En cuanto a E/S, el SP7 mantendrá la compatibilidad con dos conectores (2P), ofreciendo hasta 128 líneas PCIe Gen 6.0, cada una capaz de ofrecer un ancho de banda de 64 Gbps. Además, la plataforma incluye hasta 16 líneas PCIe Gen 4 adicionales. Para configuraciones de un solo conector (1P), proporcionará hasta 96 líneas PCIe Gen 6.0 junto con 8 líneas adicionales Gen 4, compatibles con la inyección inteligente de caché de datos (SDCI).

Descripción general de la plataforma SP8
Considerada como una solución de nivel básico, la plataforma SP8 también está diseñada para soportar la próxima generación de procesadores EPYC. Si bien refleja la compatibilidad de memoria de SP7, opera en una configuración de 8 canales. Cabe destacar que el SP8 cuenta con una mayor cantidad de líneas PCIe Gen 6.0 que su homólogo, con hasta 192 líneas en configuraciones de dos zócalos y 128 líneas en configuraciones de un solo zócalo.

Configuraciones y expectativas de la CPU
Las próximas CPU Zen 6C y Zen 6 Dense contarán con hasta 32 núcleos por chiplet (CCD), lo que suma un total de 8 CCD. Esta configuración permite a AMD alcanzar los 256 núcleos previstos durante el anuncio. Cada chiplet incluye 128 MB de caché L3, lo que resulta en la impresionante cantidad de 1 GB de caché en toda la CPU. Cabe destacar que cada chip consta de dos matrices de E/S que ofrecen funcionalidades PCIe Gen 6.0 y CXL 3.1, además de compatibilidad con memoria DDR5-8000. Curiosamente, un diagrama especifica la velocidad máxima de MRDIMM en 10 400 MT/s, en contraste con los 12 800 MT/s indicados anteriormente.

Las ofertas estándar de EPYC «Venice», basadas en la arquitectura tradicional Zen 6, consistirán en 12 núcleos por CCD, con un total de 8 CCD en una configuración similar de matriz de E/S dual. Esto resulta en un total de 96 núcleos y 192 hilos, igualando la cantidad de núcleos de la serie Turin existente.
- EPYC 9006 “Venice” con Zen 6C: 256 núcleos / 512 subprocesos / Hasta 8 CCD
- EPYC 9005 “Turín” con Zen 5C: 192 núcleos / 384 subprocesos / Hasta 12 CCD
- EPYC 9006 “Venice” con Zen 5: 96 núcleos / 192 subprocesos / Hasta 8 CCD
- EPYC 9005 “Turín” con Zen 5: 96 núcleos / 192 subprocesos / Hasta 16 CCD
Esta información destaca la constante ambición de AMD por mejorar el número de núcleos, la potencia computacional y las funciones de E/S, manteniendo así su liderazgo en el mercado de servidores. Con el lanzamiento de las CPU Venice en 2026 y la serie Verano en 2027, el panorama de los centros de datos se prepara para emocionantes avances.
Descripción general de la familia de CPU AMD EPYC
Apellido | AMD EPYC Verano | AMD EPYC Venice | AMD EPYC Turín-X | AMD EPYC Turín-Dense | AMD EPYC Turín | AMD EPYC Siena | AMD EPYC Bérgamo | AMD EPYC Genoa-X | AMD EPYC Génova | AMD EPYC Milán-X | AMD EPYC Milán | AMD EPYC Roma | AMD EPYC Nápoles |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Marca familiar | EPYC 9007 | EPYC 9006 | EPYC 9005 | EPYC 9005 | EPYC 9005 | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC 7004 | EPYC 7003 | EPYC 7002 | EPYC 7001 |
Lanzamiento familiar | 2027 | 2026 | 2025 | 2025 | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
Arquitectura de CPU | Eran las 7 | Eran las 6 | Eran las 5 | Zen 5C | Eran las 5 | Eran las 4 | Eran 4 °C. | Caché virtual Zen 4 | Eran las 4 | Eran las 3 | Eran las 3 | Eran las 2 | Era 1 |
Nodo de proceso | Por determinar | TSMC de 2 nm | TSMC de 4 nm | TSMC de 3 nm | TSMC de 4 nm | 5 nm TSMC | TSMC de 4 nm | 5 nm TSMC | 5 nm TSMC | 7 nm TSMC | 7 nm TSMC | 7 nm TSMC | GloFo de 14 nm |
Nombre de la plataforma | SP7 | SP7 | SP5 | SP5 | SP5 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
Enchufe | Por determinar | Por determinar | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 | LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
Número máximo de núcleos | Por determinar | 96 | 128 | 192 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
Número máximo de hilos | Por determinar | 192 | 256 | 384 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
Caché L3 máxima | Por determinar | Por determinar | 1536 MB | 384 MB | 384 MB | 256 MB | 256 MB | 1152 MB | 384 MB | 768 MB | 256 MB | 256 MB | 64 MB |
Diseño de chiplet | Por determinar | ¿8 CCD (1 CCX por CCD) + 2 IOD? | 16 CCD (1 CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 16 CCD (1 CCX por CCD) + 1 IOD | 8 CCD (1 CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 8 CCD (1 CCX por CCD) + 1 IOD | 8 CCD (1 CCX por CCD) + 1 IOD | 8 CCD (2 CCX por CCD) + 1 IOD | 4 CCD (2 CCX por CCD) |
Soporte de memoria | Por determinar | DDR5-12800 | ¿DDR5-6000? | DDR5-6400 | DDR5-6400 | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
Canales de memoria | Por determinar | 16 canales (SP7) | 12 canales (SP5) | 12 canales | 12 canales | 6 canales | 12 canales | 12 canales | 12 canales | 8 canales | 8 canales | 8 canales | 8 canales |
Compatibilidad con PCIe Gen | Por determinar | 128-192 PCIe Gen 6 | Por determinar | 128 PCIe Gen 5 | 128 PCIe Gen 5 | 96 Gen 5 | 128 Génesis 5 | 128 Génesis 5 | 128 Génesis 5 | 128 Génesis 4 | 128 Génesis 4 | 128 Génesis 4 | 64 Gen 3 |
TDP (máx.) | Por determinar | ~600W | 500 W (cTDP 600 W) | 500 W (cTDP 450-500 W) | 400 W (potencia máxima de 320-400 W) | 70-225 W | 320 W (cTDP 400 W) | 400 W | 400 W | 280 W | 280 W | 280 W | 200 W |
Deja una respuesta