AMD se dispone a revolucionar la arquitectura de sus procesadores con la innovadora tecnología de interconexión de matriz a matriz (D2D) en sus próximas CPU Zen 6. Ya se han obtenido indicios preliminares de este avance a través de las APU Strix Halo.
Las innovaciones de interconexión de AMD, destacadas por las APU Strix Halo
Antes de profundizar en los detalles, es digno de elogio reconocer el esfuerzo investigativo de High Yield al revelar las modificaciones de interconexión D2D en Strix Halo. Este avance es un indicador prometedor de lo que le espera a AMD. Durante años, AMD ha utilizado la misma tecnología de interconexión de matriz a matriz desde el lanzamiento de Zen 2. Sin embargo, los próximos procesadores Zen 6 muestran una evolución significativa, con elementos de lo que se denomina «ADN Zen 6» ya presentes en las APU Strix Halo.
Comprensión de la comunicación D2D actual de AMD
La tecnología de interconexión actual de AMD se basa en capas físicas de deserialización en serie (SERDES) ubicadas en los bordes de las matrices del complejo chiplet. Este método facilita la comunicación de alta velocidad mediante líneas seriales que transmiten datos a través del sustrato orgánico hasta la matriz de entrada/salida y el sistema en chip (SoC).SERDES actúa como puente, convirtiendo flujos de datos paralelos de diferentes matrices del complejo chiplet en flujos de bits seriales, que posteriormente se retransmiten a través del encapsulado. El método tradicional de usar cientos de cables de cobre para conectar las matrices no es viable con sustratos convencionales.
Por el contrario, el deserializador en el extremo opuesto convierte los flujos de bits seriales a su formato original. Si bien este mecanismo SERDES ha cumplido su propósito, introduce ineficiencias: el consumo de energía de los procesos de serialización y deserialización requiere recursos para la recuperación de reloj, la ecualización y la codificación/decodificación de datos. Este método también genera latencia adicional, lo que afecta el rendimiento general de la comunicación D2D.
La necesidad de una mejor comunicación D2D
La metodología SERDES era adecuada cuando la comunicación D2D se limitaba a ciertas matrices estándar. Sin embargo, con la creciente integración de las unidades de procesamiento neuronal (NPU), la demanda de un ancho de banda consistente y de baja latencia para matrices complejas de memoria y chiplets está en aumento. La arquitectura Strix Halo supone una transformación fundamental en la interacción entre las matrices Zen 6 de AMD, empleando la distribución integrada en sustrato (InFO-oS) de TSMC junto con una capa de redistribución (RDL).Analizaremos estas tecnologías con más detalle.
Innovaciones en la tecnología de interconexión D2D
Para mitigar las ineficiencias asociadas con la comunicación D2D tradicional, AMD ha implementado un diseño novedoso en Strix Halo. Este utiliza múltiples cables cortos y paralelos colocados en un intercalador debajo de las matrices fabricadas con RDL. Este enfoque establece una red de conexiones entre las matrices de silicio y el sustrato orgánico, lo que mejora la capacidad de comunicación a través de puertos paralelos más amplios. El análisis de High Yield indica que el diseño de Strix Halo presenta una distintiva disposición de pequeños pads que recuerda a los diseños clásicos de «abanico», reemplazando eficazmente el voluminoso sistema SERDES.
Beneficios y desafíos del enfoque de abanico
Este método de interconexión D2D actualizado está diseñado para reducir significativamente el consumo de energía y la latencia, al eliminar la necesidad de serialización/deserialización. Además, el ancho de banda total puede aumentar gracias a la incorporación de puertos adicionales en la arquitectura de la CPU. A pesar de estos avances, el uso de un diseño de distribución en abanico presenta desafíos, especialmente en lo que respecta a las complejidades de la gestión de RDL multicapa y la adaptación a las nuevas prioridades de enrutamiento, ya que el espacio bajo los chips se consume por el cableado de distribución en abanico.
En resumen, la introducción de la tecnología Strix Halo por parte de AMD supone un avance notable en las interconexiones D2D, y se prevé que este innovador enfoque se extienda a las CPU Zen 6. Los hallazgos de High Yield son realmente destacables e invitan a los entusiastas de la tecnología a profundizar en estos desarrollos revolucionarios.
Artículos relacionados:
Samsung anuncia SSD PCIe Gen6 de 512 TB con lanzamiento previsto para 2027; InnoGrit desarrolla SSD PCIe Gen6 AI NVMe/CXL para soluciones empresariales.
8:49
CPU Panther Lake de Intel: la primera incursión de la compañía en el nodo 18A de alto perfil: descripción general completa
8:04
Colorful lanza placas base AM5 compatibles con OC para CPU AMD Ryzen: B850M ARK con generador BCLK y X870E Vulcan con configuración DIMM dual.
7:58
Deja una respuesta