Synopsys führt „Silicon Bring-Up“ von LPDDR6 IP auf dem Advanced N2P Node von TSMC ein und erreicht damit eine außergewöhnliche Bandbreite von 86 GB/s

Synopsys hat mit der Ankündigung der erfolgreichen Silizium-Bring-Up-Phase seines geistigen Eigentums (IP) LPDDR6 auf Basis des hochmodernen N2P-Prozessknotens von TSMC einen bedeutenden Fortschritt in der mobilen Speichertechnologie erzielt.

Beeindruckende Bandbreiten-Erfolge mit N2P-Technologie

Für alle, die damit nicht vertraut sind: Silicon Bring-Up bezeichnet die erste Einschaltphase eines neuen Chips, die insbesondere im Zusammenhang mit einem IP-Block relevant ist. Dieser wichtige Prozess umfasst eine Reihe von Tests, darunter Hardwarevalidierung, Power Sequencing und andere wichtige Prüfungen. Die jüngsten Fortschritte von Synopsys unterstreichen die Fähigkeit des Unternehmens, einen lizenzierbaren LPDDR6-IP-Block zu entwickeln, der außergewöhnliche Bandbreiten von bis zu 86 GB/s erreichen kann und sich eng an den Spezifikationen der JEDEC-Standards orientiert.

Wir haben die Silizium-Hochrüstung unseres LPDDR6-IP auf TSMC N2P erfolgreich abgeschlossen und erreichen damit eine Bandbreite von bis zu 86 GB/s. Versorgen Sie mobile, KI- und Edge-Systeme der nächsten Generation mit effizienten LPDDR-SDRAMs.

— Synopsys (@Synopsys) 16. Oktober 2025

Diese Entwicklung ist eine der ersten Integrationen des fortschrittlichen N2P-Prozesses von TSMC mit einem LPDDR6-IP-Block. Die Architektur dieses IP besteht aus zwei Hauptelementen: dem Controller und der PHY-Schnittstelle. Der Controller ist für die Implementierung der JEDEC-Protokoll-Engine sowie die Verwaltung von Zeitsteuerungen und Energiesparzuständen verantwortlich. Wichtig ist, dass der N2P-Prozess von TSMC die Fähigkeiten des PHY erweitert, da er fortschrittliche analoge und I/O-Schaltungen zur Leistungsoptimierung umfasst.

Insbesondere der LPDDR6-Controller erfordert eine höhere Dichte und Geschwindigkeit für eine effiziente Timing-Closure. Die N2P-Technologie zeichnet sich in diesem Bereich durch beeindruckende PPA-Kennzahlen (Power-Performance-Area) aus. Dies reduziert nicht nur den Energieverbrauch pro Bit, sondern minimiert auch den physischen Platzbedarf des Speichers und erleichtert so den Einsatz in On-Device-KI und anderen energieeffizienten Plattformen.

Micron DDR5 MRDIMM mit den Beschriftungen 256 GB 8800 MT/s 1U-Formfaktor und 128 GB 8800 MT/s, angezeigt vor einem LPDDR6-Hintergrund.

Bei genauerer Betrachtung der Leistungskennzahlen zeigt Synopsys, dass der Stack eine bemerkenswerte Bandbreite von 86 GB/s unterstützt, was dem JEDEC-Standard pro Pin von etwa 10, 667 GB/s entspricht. Die theoretische Maximalgeschwindigkeit könnte rund 14, 4 GB/s pro Pin erreichen, was einer beeindruckenden Gesamtbandbreite von 115 GB/s entspricht. Dies deutet darauf hin, dass LPDDR6 einen deutlichen Generationssprung gegenüber LPDDR5 darstellt, der auf den innovativen Verbesserungen der N2P-Technologie von TSMC beruht. LPDDR6 dürfte sich im kommenden Jahr zu einer Mainstream-Lösung entwickeln und die Branchenmaßstäbe für mobilen Speicher neu definieren.

Quelle & Bilder