OpenAI hat mit einem neu veröffentlichten Patent einen bedeutenden technologischen Fortschritt vorgestellt. Das Patent enthüllt Pläne für eine innovative KI-Chiparchitektur. Dieses Design umfasst mehrere Rechenchiplets, die von zahlreichen HBM-Speicherstapeln (High-Bandwidth Memory) umschlossen sind und einen potenziellen Durchbruch in der KI-Rechenleistung signalisieren.
OpenAI-Patent hebt fortschrittliche KI-Chiparchitektur hervor
Das Patent mit dem Titel „ Nicht-benachbarte Verbindung von Speicherchiplets mit hoher Bandbreite, I/O-Chiplets und Rechenchiplets über eingebettete Logikbrücken “ beschreibt einen revolutionären Ansatz für das Chipdesign. OpenAI schlägt vor, eingebettete Logikbrücken zu nutzen, um Verbindungen zwischen Speicherchiplets mit hoher Bandbreite und Rechenchiplets über größere Entfernungen zu ermöglichen.
Diese Strategie zielt darauf ab, die Leistungsfähigkeit von Hochleistungsrechnern und Anwendungen künstlicher Intelligenz zu erweitern, die für eine optimale Funktionalität naturgemäß einen erheblichen Speicherzugriff erfordern. Aktuell stoßen bestehende Gehäusetechnologien bei der HBM-Integration an ihre Grenzen, da der Speicher mittels herkömmlicher Metalldrahtverbindungen in unmittelbarer Nähe der Rechenchiplets montiert werden muss.

Gemäß den aktuellen JEDEC-Standards muss HBM innerhalb von 6 mm vom Compute-Chiplet bleiben, was einen Engpass bei der Datenübertragung darstellt. Die neu vorgeschlagenen Embedded Logic Bridges können diese Einschränkung deutlich verringern und die Kommunikationsdistanz von den restriktiven 6 mm auf praktikable 16 mm erweitern.
Diese Brücken bieten einen doppelten Vorteil: Sie erhöhen die Reichweite der Chiplet-Kommunikation und können als Controller für HBM-Stacks oder als Hochgeschwindigkeits-PHYs (Physical Layers) für eine effiziente Kommunikation innerhalb eines Gehäuses fungieren. Diese Architektur entspricht dem UCIe-Standard (Universal Chiplet Interconnect Express), der die Interoperabilität zwischen Chips fördert.
Das Design von OpenAI veranschaulicht beispielsweise, wie ein Compute-Chiplet über diese eingebetteten Logikbrücken bis zu 20 HBM-Speicherstapel unterstützen kann – eine deutliche Steigerung gegenüber herkömmlichen Designs mit vier, sechs oder acht Stapeln. Eine solche Verbesserung könnte zu Chips der nächsten Generation führen, die größere und komplexere KI-Modelle ausführen können.

Diese Forschung knüpft an laufende Entwicklungen ähnlicher Technologien an, insbesondere an Intels EMIB-System (Embedded Multi-Interconnect Bridge).EMIB ist eine fortschrittliche Packaging-Lösung, die die aktuellen Einschränkungen der 2, 5D-Packaging-Technologie durch den Einsatz kompakter Brücken überwindet und so Design und Leistung hocheffizienter Chips verbessert.
Sowohl EMIB als auch sein Nachfolger EMIB-T bieten eine Reihe von Vorteilen, darunter Einfachheit, Miniaturisierung und Kosteneffizienz, und erweitern gleichzeitig die Designflexibilität über das hinaus, was herkömmliche Interposer leisten können.

Angesichts dieser Fortschritte stellt sich die Frage, ob Intels EMIB-Technologie in die kommenden, kundenspezifischen KI-Chips von OpenAI integriert werden könnte, die eine Vielzahl von Chiplets und umfangreichen HBM-Speicher nutzen sollen. Die Erkenntnisse aus diesem Patent deuten jedenfalls in diese Richtung und beflügeln Spekulationen über eine Zukunft, in der solche kollaborativen Innovationen die KI-Landschaft grundlegend verändern werden.
Weitere Informationen finden Sie hier: SETI Park. Um weitere Details und Bilder zu entdecken, besuchen Sie Wccftech.
Schreibe einen Kommentar