Intel Foundry stellt innovative Strategien für Transistor- und Gehäusetechnologien zur Verbesserung der Silizium-Skalierbarkeit vor

Intel Foundry hat kürzlich während des IEEE International Electron Devices Meeting (IEDM) 2024 bedeutende Fortschritte bei Transistor- und Verpackungstechnologien vorgestellt . Diese Innovationen stellen entscheidende Entwicklungen in der Material- und Siliziumtechnologie dar, die eine Verbesserung der Halbleiterlandschaft versprechen.

Enthüllung von Innovationen in der Transistortechnologie

Während der Konferenz stellte Intel Foundry seine Pionierarbeit im Bereich „subtraktives Ruthenium“ und andere Transistortechnologien vor, die auf die Skalierung zukünftiger Halbleiterknoten abzielen. Diese Durchbrüche werden die Grenzen des Möglichen bei Chipdesign und -herstellung erweitern.

Die Bedeutung dieser Entwicklungen

Da wir uns dem ehrgeizigen Ziel nähern, bis 2030 eine Billion Transistoren auf einem einzigen Chip zu integrieren, wird die Verbesserung der Transistoreffizienz und der Skalierbarkeit der Verbindungen wichtiger denn je. Angesichts der wachsenden Nachfrage nach energieeffizienter und leistungsstarker Verarbeitung – insbesondere in Anwendungen wie künstlicher Intelligenz (KI) – sind diese Innovationen der Schlüssel zur Bewältigung zukünftiger Herausforderungen.

Strategien zur Überwindung aktueller Einschränkungen

Intel Foundry geht aktiv die mit Kupfertransistoren verbundenen Einschränkungen an, indem es alternative Materialien erforscht und bestehende Montagetechniken verfeinert. Die folgenden Strategien wurden eingeführt, um Innovationen in der Halbleitertechnologie zu fördern:

Subtraktives Ruthenium (Ru): Dieses neue Metallisierungsmaterial nutzt Dünnschichtwiderstand und Luftspalte, um die Chipverbindungen zu verbessern. Intel Foundry demonstrierte ein kostengünstiges und fertigungsfähiges Verfahren für subtraktives Ru, mit dem eine bemerkenswerte Reduzierung der Leitungskapazität um 25 % erreicht wird, insbesondere bei Abständen von 25 Nanometern oder weniger, was darauf hindeutet, dass es das Potenzial hat, herkömmliche Kupferlösungen zu ersetzen.
Selective Layer Transfer (SLT): Dieser bahnbrechende Ansatz ermöglicht eine ultraschnelle Chip-zu-Chip-Montage und steigert den Durchsatz um das bis zu 100-fache. SLT ermöglicht die Integration ultradünner Chiplets, was die Flexibilität erhöht und die Kosten in verschiedenen Anwendungen senkt.
Silizium-RibbonFET-CMOS: Durch die Präsentation von Silizium-RibbonFET-CMOS-Transistoren mit einer Gate-Länge von 6 nm überschreitet Intel Foundry die Grenzen der Gate-Allround-Skalierung, die für die Einhaltung des Mooreschen Gesetzes von entscheidender Bedeutung ist.
Gateoxid für skalierte GAA-2D-FETs: Intels Fortschritte bei der Gateoxidentwicklung für GAA-Geräte zielen darauf ab, die Leistung mit Gatelängen von nur 30 nm zu verbessern. Die Erforschung zweidimensionaler Übergangsmetalldichalkogenid-Halbleiter (TMD) könnte möglicherweise zukünftige Transistortechnologien verändern.

Durchbrüche in der Galliumnitrid-Technologie

Intel Foundry hat außerdem Fortschritte mit der Entwicklung der branchenweit ersten 300-mm-Galliumnitrid-Technologie (GaN) erzielt, die als leistungsstarke Alternative für HF- und Leistungselektronik dient. Diese Technologie verspricht höhere Leistung, insbesondere bei Anwendungen, die eine hohe Spannungs- und Temperaturtoleranz erfordern.

Zukünftige Richtungen in der Halbleiterinnovation

Als Teil seiner auf der IEDM 2024 vorgestellten Vision skizzierte Intel Foundry einen Fahrplan, der sich auf wichtige Innovationsbereiche konzentriert, die für die Weiterentwicklung der Verpackung und Transistorskalierung für KI-Anwendungen von wesentlicher Bedeutung sind:

Integration von erweitertem Speicher zur Minderung von Kapazitäts-, Latenz- und Bandbreitenbeschränkungen.
Implementierung hybrider Bonding-Techniken zur Optimierung der Verbindungsbandbreite.
Erweiterung des Baukastensystems gepaart mit innovativen Connectivity-Lösungen.

Ein Aufruf zum Handeln

Das Engagement von Intel Foundry bei der Entwicklung revolutionärer Technologien wird durch das Ziel unterstrichen, Transistoren herzustellen, die mit ultraniedriger Spannung (unter 300 Millivolt) arbeiten. Ziel dieser Initiative ist es, thermische Herausforderungen anzugehen und die Energieeffizienz deutlich zu verbessern.

Quelle & Bilder