Intel erforscht innovative und kostengünstige Wärmeverteilerlösungen für große Advanced-Packaging-Chips.

Intel erforscht innovative und kostengünstige Wärmeverteilerlösungen für große Advanced-Packaging-Chips.

Intel-Forscher haben eine Methode entwickelt, um die Montage von Wärmeverteilern zu optimieren, was zu besseren Designs und einer höheren Kosteneffizienz für großflächige Advanced Packaging Chips führt.

Intels innovative Heatspreader-Technologie eröffnet neue Möglichkeiten für fortschrittliche Chip-Gehäuse

Eine aufschlussreiche Veröffentlichung von Intel Foundry mit dem Titel „ Ein neuartiger, disaggregierter Ansatz zur Montage integrierter Wärmeverteiler für fortschrittliche Gehäuse “ beleuchtet deren Forschung zu einem disaggregierten Modell für Wärmeverteiler. Diese neue Technik verbessert die Fertigungseffizienz und maximiert die Kühlleistung von Hochleistungschips.

Vergleich von „Mehrfachkavitäten-IHS für Point Package“ mit „Vereinfachtem Wärmeverteilerdesign“
Bildquelle: Intel

Diese innovative Wärmeleitlösung wurde speziell für Intels „Advanced Packaging“-Verfahren entwickelt, insbesondere für Chips mit mehreren Schichten und Chiplets. Das neue Montageverfahren reduziert die Verformung der Gehäuse um bis zu 30 % und verringert die Hohlräume im Wärmeleitmaterial um 25 %.Dieser Fortschritt ermöglicht die Produktion von besonders großen Advanced-Packaging-Chips, die mit herkömmlichen Methoden nicht realisierbar wären.

  • Die Ingenieure von Intel Foundry haben eine neuartige, disaggregierte Strategie entwickelt, bei der komplexe Wärmeverteiler in einfachere, kostengünstigere Teile zerlegt werden.
  • Das innovative Montageverfahren verspricht eine Reduzierung der Gehäuseverformung um bis zu 30 % und eine Verringerung der Hohlräume im Wärmeleitmaterial um 25 %, wodurch die Kühlung von Hochleistungschips deutlich verbessert wird.
  • Wichtig ist, dass diese Technik die Herstellung besonders großer Chipgehäuse ermöglicht, was aufgrund von Kosten- und Komplexitätsbeschränkungen zuvor eine schwierige Aufgabe war.

Die Forschung konzentriert sich auf die Zerlegung komplexer, einteiliger Wärmeverteiler in einfachere Komponenten, die sich problemlos mit Standardfertigungsverfahren montieren lassen. Durch den Einsatz optimierter Klebstoffe und einer flachen Plattenkonstruktion in Verbindung mit verstärkten Versteifungen verbessert dieses Verfahren die Leistung von Wärmeleitmaterialien (TIM).

Vergleich zwischen „traditionellem IHS“ und neuem integriertem Wärmeverteilerdesign
Bildquelle: Intel

Traditionell nutzen Hochleistungsprozessoren wie CPUs und GPUs einen metallischen Wärmeverteiler, um die Wärme vom Chip zum Kühlkörper zu leiten. Mit zunehmender Komplexität und Größe der Chipdesigns – teilweise über 7.000 mm² – steigen jedoch auch die Anforderungen an Wärmeverteiler. Dies erfordert aufwendige Konstruktionen mit gestuften Vertiefungen und vielfältigen Kontaktpunkten.

Diese Komplexität führt zu höheren Kosten, da herkömmliche Stanzverfahren die für moderne Gehäuselayouts erforderlichen filigranen Formen nicht erzeugen können. Alternativen wie die CNC-Bearbeitung sind zwar präzise, ​​verursachen aber zusätzliche Kosten und können zu Verzögerungen in der Lieferkette führen. Intels jüngste Forschung geht diese Herausforderungen direkt an:

Revolutionierung der Montage durch einen disaggregierten Ansatz

Konventionelle Halbleitergehäuse verwenden typischerweise massive, monolithische Wärmeverteiler, die für komplexe Chipkonfigurationen eine präzise Formgebung erfordern. Das disaggregierte Verfahren führt mehrere separate Komponenten ein, die während der Montage zusammengefügt werden.

Dieses Verfahren nutzt bestehende Montagelinien, auf denen die Komponenten nacheinander angebracht werden. Die flachen Platten dienen als primäre Wärmeverteiler, während Versteifungen die notwendige strukturelle Integrität gewährleisten und spezifische Kavitätenformen für unterschiedliche Chiparchitekturen bilden. Jede Komponente kann mit herkömmlichen Stanzverfahren hergestellt werden, wodurch der Bedarf an teurer Spezialausrüstung deutlich reduziert wird.

Diagramm zum Vergleich der „normalisierten Koplanarität“ in verschiedenen Szenarien
Bildquelle: Intel

Dieser innovative Ansatz führt zu einer 7%igen Verbesserung der Koplanarität der Gehäuse – ein wichtiger Parameter zur Beurteilung der Planheit der montierten Einheiten vor der Chipmontage. Insgesamt positioniert diese wegweisende Forschung Intel als führenden Akteur in der Entwicklung massiver Chipgehäuse mithilfe fortschrittlicher Technologien. Gleichzeitig suchen die Foundry-Ingenieure nach Möglichkeiten, dieses Modell für spezielle Kühllösungen anzupassen, darunter Wärmeverteiler aus hochleitfähigen Metallverbundwerkstoffen und die Integration mit Flüssigkeitskühlsystemen.

Quellen & Bilder

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert