Detaillierte Übersicht über AMD SP7- und SP8-Plattformen für EPYC-CPUs der nächsten Generation „Venice“ und „Verano“: 12800 MT/s 16-Kanal-Speicher und 128 PCIe 6.0-Lanes

AMD hat vor Kurzem die Plattformen SP7 und SP8 vorgestellt, die die kommenden EPYC-CPUs „Venice“ und „Verano“ unterstützen sollen und über erweiterten DDR5-Speicher und PCIe 6.0-Unterstützung verfügen.

AMD steigert Server-E/A mit SP7- und SP8-Plattformen für EPYC-CPUs „Venice“ und „Verano“

AMD hat heute in einer Pressemitteilung Details zu den mit Spannung erwarteten EPYC Venice- und Verano-CPUs bekannt gegeben. Die Venice-Variante soll beeindruckende 256 Kerne mit der Zen 6C-Architektur bieten und voraussichtlich 2026 auf den Markt kommen. Die Verano-Variante, möglicherweise eine verbesserte Version von Zen 6 oder eine völlig neue Zen 7-Architektur, soll 2027 erscheinen. Obwohl AMD bisher nur wenige technische Details bekannt gibt, geben Leaks bereits Aufschluss über die Leistungsfähigkeit dieser innovativen Plattformen.

Erkundung der SP7-Plattform

Die SP7-Plattform unterstreicht AMDs Engagement für hohe Leistung. Sie unterstützt bis zu 16-Kanal-DDR5-Speicher und erreicht Geschwindigkeiten von bis zu 8000 MT/s mit ECC-Modulen und 12.800 MT/s mit MRDIMMs in einer 1DPC-Konfiguration. Die Plattform erweitert ihre Leistungsfähigkeit zusätzlich, indem sie verschiedene Speicher-Interleave-Konfigurationen (1, 4, 8 und 16 Kanäle) unterstützt und ihre Kompatibilität auf RDIMM-, 3DS-RDIMM-, MRDIMM- und Tall-DIMM-DRAM-Lösungen erweitert.

AMD SP8 Serverplattform — Bildquelle: Baidu-Foren

Aus I/O-Sicht wird das SP7 weiterhin Dual-Socket-Unterstützung (2P) bieten und bis zu 128 PCIe Gen 6.0-Lanes mit einer Bandbreite von jeweils 64 Gbit/s bereitstellen. Zusätzlich verfügt die Plattform über bis zu 16 Bonus-PCIe Gen 4-Lanes. Für Single-Socket-Konfigurationen (1P) bietet es bis zu 96 PCIe Gen 6.0-Lanes sowie 8 zusätzliche Gen 4-Lanes mit Unterstützung für Smart Data Cache Injection (SDCI).

AMD SP7 Serverplattform — Bildquelle: Baidu-Foren

SP8-Plattformübersicht

Die SP8-Plattform ist als Einstiegslösung konzipiert und unterstützt auch die nächste Generation von EPYC-Prozessoren. Sie entspricht der Speicherkompatibilität der SP7, arbeitet jedoch in einer 8-Kanal-Konfiguration. Bemerkenswert ist, dass die SP8 im Vergleich zu ihrem Gegenstück über eine höhere Anzahl an PCIe Gen 6.0-Lanes verfügt: bis zu 192 Lanes bei Dual-Socket-Konfigurationen und 128 Lanes bei Single-Socket-Konfigurationen.

AMD EPYC Venice Zen 6C CPU — Bildquelle: Baidu-Foren

CPU-Konfigurationen und Erwartungen

Die kommenden Zen 6C- und Zen 6 Dense-CPUs werden bis zu 32 Kerne pro Chiplet (CCD) bieten, was insgesamt 8 CCDs ergibt. Diese Konfiguration ermöglicht es AMD, die in der Ankündigung angekündigte Gesamtzahl von 256 Kernen zu erreichen. Jedes Chiplet verfügt über 128 MB L3-Cache, was beeindruckende 1 GB Cache für die gesamte CPU ergibt. Jeder Chip besteht aus zwei I/O-Dies, die PCIe Gen 6.0- und CXL 3.1-Funktionalitäten sowie Unterstützung für DDR5-8000-Speicher bieten. Interessanterweise gibt ein Diagramm die maximale MRDIMM-Geschwindigkeit mit 10.400 MT/s an, im Gegensatz zu den zuvor angegebenen 12.800 MT/s.

AMD EPYC Venice Zen 6 CPU — Bildquelle: Baidu-Foren

Die Standard-EPYC-„Venice“-Modelle basieren auf der traditionellen Zen-6-Architektur und verfügen über 12 Kerne pro CCD, wobei insgesamt acht CCDs in einem ähnlichen Dual-I/O-Die-Setup integriert sind. Dies ergibt insgesamt 96 Kerne und 192 Threads, was der Kernanzahl der bestehenden Turin-Serie entspricht.

EPYC 9006 „Venice“ mit Zen 6C: 256 Kerne / 512 Threads / Bis zu 8 CCDs
EPYC 9005 „Turin“ mit Zen 5C: 192 Kerne / 384 Threads / Bis zu 12 CCDs
EPYC 9006 „Venice“ mit Zen 5: 96 Kerne / 192 Threads / Bis zu 8 CCDs
EPYC 9005 „Turin“ mit Zen 5: 96 Kerne / 192 Threads / Bis zu 16 CCDs

Diese Informationen unterstreichen AMDs anhaltendes Bestreben, Kernanzahl, Rechenleistung und I/O-Funktionen zu verbessern und so seine führende Position im Servermarkt zu behaupten. Mit der Markteinführung der Venice-CPUs im Jahr 2026 und der darauffolgenden Verano-Serie im Jahr 2027 stehen der Rechenzentrumslandschaft spannende Fortschritte bevor.

Übersicht der AMD EPYC CPU-Familie

Nachname	AMD EPYC Sommer	AMD EPYC Venedig	AMD EPYC Turin-X	AMD EPYC Turin-Dense	AMD EPYC Turin	AMD EPYC Siena	AMD EPYC Bergamo	AMD EPYC Genoa-X	AMD EPYC Genua	AMD EPYC Milan-X	AMD EPYC Mailand	AMD EPYC Rom	AMD EPYC Neapel
Familienbranding	EPYC 9007	EPYC 9006	EPYC 9005	EPYC 9005	EPYC 9005	EPYC 8004	EPYC 9004	EPYC 9004	EPYC 9004	EPYC 7004	EPYC 7003	EPYC 7002	EPYC 7001
Familienstart	2027	2026	2025	2025	2024	2023	2023	2023	2022	2022	2021	2019	2017
CPU-Architektur	Es war 7	Es war 6	Es war 5	Zen 5C	Es war 5	Es war 4	Es waren 4 °C.	Zen 4 V-Cache	Es war 4	Es war 3	Es war 3	Es war 2	Es war 1
Prozessknoten	Wird noch bekannt gegeben	2 nm TSMC	4 nm TSMC	3 nm TSMC	4 nm TSMC	5 nm TSMC	4 nm TSMC	5 nm TSMC	5 nm TSMC	7 nm TSMC	7 nm TSMC	7 nm TSMC	14 nm GloFo
Plattformname	SP7	SP7	SP5	SP5	SP5	SP6	SP5	SP5	SP5	SP3	SP3	SP3	SP3
Buchse	Wird noch bekannt gegeben	Wird noch bekannt gegeben	LGA 6096 (SP5)	LGA 6096 (SP5)	LGA 6096	LGA 4844	LGA 6096	LGA 6096	LGA 6096	LGA 4094	LGA 4094	LGA 4094	LGA 4094
Maximale Kernanzahl	Wird noch bekannt gegeben	96	128	192	128	64	128	96	96	64	64	64	32
Maximale Thread-Anzahl	Wird noch bekannt gegeben	192	256	384	256	128	256	192	192	128	128	128	64
Maximaler L3-Cache	Wird noch bekannt gegeben	Wird noch bekannt gegeben	1536 MB	384 MB	384 MB	256 MB	256 MB	1152 MB	384 MB	768 MB	256 MB	256 MB	64 MB
Chiplet-Design	Wird noch bekannt gegeben	8 CCDs (1 CCX pro CCD) + 2 IOD?	16 CCDs (1 CCX pro CCD) + 1 IOD	12 CCDs (1 CCX pro CCD) + 1 IOD	16 CCDs (1 CCX pro CCD) + 1 IOD	8 CCDs (1 CCX pro CCD) + 1 IOD	12 CCDs (1 CCX pro CCD) + 1 IOD	12 CCDs (1 CCX pro CCD) + 1 IOD	12 CCDs (1 CCX pro CCD) + 1 IOD	8 CCDs (1 CCX pro CCD) + 1 IOD	8 CCDs (1 CCX pro CCD) + 1 IOD	8 CCDs (2 CCXs pro CCD) + 1 IOD	4 CCDs (2 CCXs pro CCD)
Speicherunterstützung	Wird noch bekannt gegeben	DDR5-12800	DDR5-6000?	DDR5-6400	DDR5-6400	DDR5-5200	DDR5-5600	DDR5-4800	DDR5-4800	DDR4-3200	DDR4-3200	DDR4-3200	DDR4-2666
Speicherkanäle	Wird noch bekannt gegeben	16-Kanal (SP7)	12 Kanäle (SP5)	12 Kanäle	12 Kanäle	6-Kanal	12 Kanäle	12 Kanäle	12 Kanäle	8-Kanal	8-Kanal	8-Kanal	8-Kanal
PCIe Gen-Unterstützung	Wird noch bekannt gegeben	128-192 PCIe Gen 6	Wird noch bekannt gegeben	128 PCIe Gen 5	128 PCIe Gen 5	96 Gen 5	128 Gen 5	128 Gen 5	128 Gen 5	128 Gen 4	128 Gen 4	128 Gen 4	64 Gen 3
TDP (Max.)	Wird noch bekannt gegeben	~600 W	500 W (cTDP 600 W)	500 W (cTDP 450–500 W)	400 W (cDP 320–400 W)	70-225 W	320 W (cTDP 400 W)	400 W	400 W	280 W	280 W	280 W	200 W