AMD revolutioniert seine Prozessorarchitektur mit der innovativen Die-to-Die (D2D)-Verbindungstechnologie in seinen kommenden Zen 6-CPUs. Erste Einblicke in diese Weiterentwicklung gibt es bereits bei den Strix Halo APUs.
AMDs Interconnect-Innovationen im Fokus der Strix Halo APUs
Bevor wir uns mit den Feinheiten befassen, möchten wir die Forschungsbemühungen von High Yield bei der Enthüllung der D2D-Verbindungsmodifikationen in Strix Halo loben. Dieser Durchbruch ist ein vielversprechender Indikator für die Zukunft von AMD. Seit der Einführung von Zen 2 nutzt AMD seit Jahren dieselbe Die-to-Die-Verbindungstechnologie. Die kommenden Zen 6-Prozessoren stellen jedoch eine deutliche Weiterentwicklung dar, wobei Elemente der sogenannten „Zen 6 DNA“ bereits in den Strix Halo-APUs vorhanden sind.
AMDs aktuelle D2D-Kommunikation verstehen
AMDs bestehende Verbindungstechnologie basiert auf Serial-Deserializer-(SERDES)-Physical-Layern an den Rändern der Chiplet-Komplex-Dies. Diese Methode ermöglicht Hochgeschwindigkeitskommunikation über serielle Leitungen, die Daten über das organische Substrat an die Ein-/Ausgabe- und System-on-Chip-(SoC)-Dies übertragen. SERDES fungiert als Brücke und wandelt parallele Datenströme von verschiedenen Chiplet-Komplex-Dies in serielle Bitströme um, die dann über das Gehäuse weitergeleitet werden. Die herkömmliche Methode, die Dies über Hunderte von Kupferdrähten zu verbinden, ist mit herkömmlichen Substraten nicht umsetzbar.
Umgekehrt konvertiert der Deserialisierer am anderen Ende die seriellen Bitströme zurück in ihr ursprüngliches Format. Dieser SERDES-Mechanismus hat zwar seinen Zweck erfüllt, bringt aber auch Ineffizienzen mit sich: Der Energieaufwand für Serialisierungs- und Deserialisierungsprozesse erfordert Ressourcen für Taktrückgewinnung, Entzerrung und Datenkodierung/-dekodierung. Diese Methode verursacht zudem zusätzliche Latenz, was die Gesamtleistung der D2D-Kommunikation beeinträchtigt.
Die Notwendigkeit einer verbesserten D2D-Kommunikation
Die SERDES-Methode war ausreichend, als die D2D-Kommunikation auf bestimmte Standard-Dies beschränkt war. Mit der zunehmenden Integration neuronaler Verarbeitungseinheiten (NPUs) steigt jedoch die Nachfrage nach einer konsistenten Bandbreite mit geringer Latenz für Speicher- und Chiplet-Komplex-Dies. Die Strix Halo-Architektur markiert einen entscheidenden Wandel in der Art und Weise, wie AMDs Zen 6-Dies miteinander interagieren, indem sie TSMCs Integrated Fan-Out on Substrate (InFO-oS) zusammen mit einem Redistribution Layer (RDL) nutzt. Wir werden diese Technologien genauer untersuchen.
Innovationen in der D2D-Verbindungstechnologie
Um die Ineffizienzen der herkömmlichen D2D-Kommunikation zu verringern, hat AMD in Strix Halo ein neuartiges Design implementiert. Es nutzt mehrere kurze, parallele Drähte, die in einem Interposer unter den aus RDL gefertigten Chips positioniert sind. Dieser Ansatz schafft ein Netzwerk von Verbindungen zwischen den Siliziumchips und dem organischen Substrat und verbessert so die Kommunikationsmöglichkeiten über breitere parallele Ports. Die Analyse von High Yield zeigt, dass das Strix Halo-Design eine charakteristische Anordnung kleiner Pads aufweist, die an klassische „Fan-Out“-Layouts erinnern und das sperrige SERDES-System effektiv ersetzen.
Vorteile und Herausforderungen des Fan-Out-Ansatzes
Diese aktualisierte D2D-Verbindungsmethode soll den Stromverbrauch und die Latenzzeit deutlich reduzieren, da sie die Serialisierung/Deserialisierung überflüssig macht. Darüber hinaus kann die Gesamtbandbreite durch die Integration zusätzlicher Ports in die CPU-Architektur erhöht werden. Trotz dieser Fortschritte bringt die Verwendung eines Fan-Out-Designs auch Herausforderungen mit sich, insbesondere im Hinblick auf die Komplexität der Verwaltung mehrschichtiger RDL-Prozesse und die Anpassung an neue Routing-Prioritäten, da der Platz unter den Chips durch die Fan-Out-Verkabelung beansprucht wird.
Insgesamt stellt AMDs Einführung der Strix Halo-Technologie einen bemerkenswerten Fortschritt im Bereich der D2D-Verbindungen dar, und es wird erwartet, dass dieser innovative Ansatz auch in den Zen 6-CPUs zum Tragen kommt. Die von High Yield veröffentlichten Erkenntnisse sind bemerkenswert und laden Technikbegeisterte dazu ein, sich eingehender mit diesen bahnbrechenden Entwicklungen zu befassen.
Ähnliche Artikel:
Samsung kündigt 512 TB PCIe Gen6 SSDs an, die 2027 auf den Markt kommen sollen; InnoGrit entwickelt PCIe Gen6 AI NVMe/CXL SSDs für Unternehmenslösungen
8:48
Intels Panther Lake-CPUs: Der erste Vorstoß des Unternehmens in den hochkarätigen 18A-Knoten – Vollständiger Überblick
8:03
Colorful bringt OC-fähige AM5-Motherboards für AMD Ryzen-CPUs auf den Markt: B850M ARK mit BCLK-Generator und X870E Vulcan mit Dual-DIMM-Konfiguration
7:58
Schreibe einen Kommentar