AMD Ryzen“Zen 6” CPU 采用台积电 2nm“N2P” CCD 和 3nm“N3P” IOD 技术

AMD Ryzen“Zen 6” CPU 采用台积电 2nm“N2P” CCD 和 3nm“N3P” IOD 技术

AMD 即将推出 Zen 6 架构,革新其 Ryzen CPU 产品线。该架构将采用台积电先进的 2nm 和 3nm 制程工艺进行芯片设计。预计此次整合将显著提升 Ryzen 和 EPYC CPU 平台的性能和效率。

AMD Zen 6 Ryzen CPU:采用台积电 N2P 和 N3P 技术增强性能,预计 2026 年第三季度实现 2nm 工艺

Zen 6 架构预计将重新定义桌面、移动和服务器解决方案的格局。AMD 已确认,其搭载 Zen 6 核心的 Venice 芯片组将采用台积电 2nm 制程技术生产。Kepler_L2 的最新报告概述了 Ryzen 芯片各组件的制程差异。

具体来说,基于Zen 6架构的锐龙CPU,核心复合芯片(CCD)将采用台积电的N2P工艺,输入/输出芯片(IOD)将采用N3P工艺,这一制程战略选择有望带来计算能力的大幅提升。

论坛讨论基于小芯片的 CCD/CCX 核心和工艺节点的评论。
图片来源:Anandtech Forums

目前,Zen 5 Ryzen CPU 的 CCD 采用 4nm 技术,IOD 采用 6nm 技术。在即将推出的 Zen 6 架构中,IOD 将包含一些关键组件,包括内存控制器、各种 I/O 接口(例如 USB 和 PCIe),以及集成图形处理单元 (iGPU)。CCD 将容纳 Zen 6 核心,每个单元可能最多包含 12 个核心、24 个线程以及高达 48 MB 的共享 L3 缓存——相比 Zen 5 8 核配置的 32 MB 有所提升。

AMD Ryzen“Zen 6”台式机 CPU 的主要功能:

  • 两位数IPC提升潜力
  • 增加核心数量和线程可用性(可能高达 24/48)
  • 由于工艺节点改进,时钟速度提高
  • 更大的缓存容量(每个 CCD 可能高达 48 MB)
  • 支持最多 2 个 CCD 和 1 个 IOD
  • 改进的 DDR5 内存速度兼容性
  • 采用双IMC设计,同时保留双通道设置
  • 可比的热设计功率 (TDP) 水平

Anandtech 论坛成员Adroc_thurston的见解表明,台积电的 N2P 工艺将在 2026 年第三季度实现产量提升。这意味着我们可能会看到采用 Zen 6 技术的下一代 Ryzen CPU 最早在 2026 年第三季度末发布,尽管数量有限。

adroc_thurston 在在线论坛上发帖,回复中提到 N2P、2026 年第三季度以及 Venice 将于 2026 年而不是 2027 年推出。
图片来源:Anandtech Forums

这一时间表将 AMD 的战略定位与英特尔即将推出的 Nova Lake CPU 相提并论,后者的发布周期与 AMD 相近。竞争正在升温,AMD 可能提供多达 24 个 Zen 6 核心和 48 个线程,而英特尔的 Nova Lake-S 系列则可能配备 Compute Tile 的多达 52 个核心和 52 个线程。

AMD 的一大显著优势在于其锐龙“Zen 6”CPU 与现有 AM5 平台兼容,而英特尔 Nova Lake-S 则需要全新的 LGA 1954 平台。随着 2026 年下半年的临近,桌面 CPU 领域激动人心的发展已成定局,AMD Zen 6 和英特尔 Nova Lake-S 都将引领创新的前沿。在如此激烈的竞争中,PC 爱好者们翘首以盼!

来源和图片

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注