AMD 即将推出 Zen 6 CPU，并采用创新的芯片间 (D2D) 互连技术，彻底革新其处理器架构。Strix Halo APU 已初步展现了这一技术进步。
AMD 的互连创新，以 Strix Halo APU 为亮点
在深入探讨这些复杂细节之前，值得一提的是，High Yield在揭秘 Strix Halo 的 D2D 互连改进方面付出了巨大的努力。这一突破预示着 AMD 未来的发展方向。多年来，自 Zen 2 推出以来，AMD 一直沿用相同的芯片间互连技术。然而，即将推出的 Zen 6 处理器展现了重大的革新，其中融入了被称为“Zen 6 DNA”的元素，这些元素早已存在于 Strix Halo APU 中。
了解 AMD 当前的 D2D 通信
AMD 现有的互连技术依赖于位于 Chiplet 复合芯片边缘的串行解串器 (SERDES) 物理层。该方法通过串行通道实现高速通信，将数据穿过有机基板传输到输入/输出和片上系统 (SoC) 芯片。SERDES 充当桥梁，将来自不同 Chiplet 复合芯片的并行数据流转换为串行比特流，然后在封装内进行中继传输。传统的使用数百条铜线连接芯片的方法在传统基板上是不可行的。
相反，另一端的解串器将串行比特流转换回其原始格式。虽然这种 SERDES 机制达到了其目的，但它确实带来了效率低下的问题：序列化和解串过程的能量开销需要时钟恢复、均衡以及数据编码/解码的资源。这种方法还会产生额外的延迟，影响 D2D 通信的整体性能。
增强 D2D 通信的需求
当 D2D 通信仅限于某些标准芯片时，SERDES 方法足够了。然而，随着神经处理单元 (NPU) 集成度的不断提高，对内存和 chiplet 复杂芯片的一致、低延迟带宽的需求也日益增长。Strix Halo 架构标志着 AMD Zen 6 芯片之间交互方式的关键转变，它采用了台积电的集成式基板扇出技术 (InFO-oS) 和重分布层 (RDL)。我们将更详细地探讨这些技术。
D2D互连技术的创新
为了缓解传统 D2D 通信的低效问题，AMD 在 Strix Halo 中采用了一种新颖的设计。它利用多条短而平行的导线，这些导线位于由 RDL 制成的芯片下方的中介层中。这种方法在硅芯片和有机基板之间建立了连接网络，从而增强了跨更宽并行端口的通信能力。High Yield 的分析表明，Strix Halo 的设计采用了独特的小焊盘阵列，让人联想到经典的“扇出”布局，有效地取代了笨重的 SERDES 系统。
扇出方法的优势与挑战
这种升级的 D2D 互连方法旨在显著降低功耗和延迟，因为它消除了序列化/反序列化的需要。此外，由于在整个 CPU 架构中加入了额外的端口，整体带宽可以得到提升。尽管取得了这些进步，但采用扇出型设计仍然面临挑战，尤其是在管理多层 RDL 和适应新的布线优先级方面存在复杂性，因为扇出型布线会占用芯片下方的空间。
总而言之，AMD 推出的 Strix Halo 技术标志着 D2D 互连技术的显著进步，预计这种创新方法将延续到 Zen 6 CPU 中。High Yield 揭示的洞见确实值得关注，它邀请科技爱好者深入探究这些突破性的进展。
发表回复