请注意，本文不作为投资建议，作者不持有本文讨论的任何股票的股份。
未来晶体管设计可能会改变半导体制造范式
据英特尔一位董事透露，未来晶体管设计的进步可能会降低高端半导体生产对复杂光刻设备的关键需求。目前，ASML 的极紫外 (EUV) 光刻系统是当代芯片制造的基础，使台积电等公司能够在硅晶圆上生产极其微小的电路。然而，诸如环栅场效应晶体管 (GAAFET) 和互补场效应晶体管 (CFET) 等新兴设计可能会将焦点转向后光刻工艺，从而削弱光刻在这些先进制造技术中的作用。
蚀刻在芯片生产中的作用不断演变
在投资研究平台 Tegus 上分享并通过社交媒体传播的一段对话中，这位未透露姓名的英特尔董事强调了半导体制造工艺的显著转变。该董事认为，随着晶体管设计的演变，先进光刻设备的重要性可能会减弱，蚀刻技术将更加受到重视。虽然 EUV 和高数值孔径 EUV 光刻机经常备受关注——尤其是在出口限制的背景下——但芯片制造不仅包含光刻技术，还包含一系列复杂的步骤。
了解芯片制造工作流程
光刻工艺是初始阶段，将复杂的图案压印到硅片上。此后，沉积和蚀刻等其他关键工艺也发挥着至关重要的作用。沉积工艺中，各种材料被沉积到硅片上，而蚀刻工艺则用于选择性地去除多余的材料，以勾勒出形成晶体管和电路所需的图案。
晶体管技术：GAAFET 和 CFET
英特尔总监强调了 GAAFET 和 CFET 等先进晶体管架构如何能够减少对传统光刻工艺的依赖。EUV 光刻技术凭借其在打印微小电路设计方面的高精准度，在 7 纳米及以下芯片制造中发挥着关键作用。晶体管结构的演变——当前的 FinFET 设计与绝缘基底连接，而新的设计则引入了栅极环绕晶体管的设计——体现了这一技术转变。
对制造战略的影响
随着GAAFET和CFET设计逐渐将晶体管包裹起来，去除多余的材料变得越来越重要。这种“包裹”方法需要横向去除材料，从而将重点从单纯增强光刻特征尺寸转移到改进蚀刻技术。该负责人指出，这种转变意味着对高数值孔径EUV光刻机的依赖程度降低，这表明它们的重要性可能不如前几代对制造7纳米芯片至关重要的EUV光刻机。
这一转变可能开启半导体生产的新纪元，届时无需相应提升光刻能力即可实现垂直和横向密度。英特尔高管总结道，芯片制造战略的这一演变可能会重新定义行业性能和效率的基准。
英特尔总监解释了 ASML 为何因 GAA 而举步维艰，以及转向 CFET 后也将面临困境（Tegus 解释）。订单流方面的亮点可能是本世纪末高数值孔径 (NA) 的采用，或者 EUV 多重图案化技术，但显然订单流将高度…… pic.twitter.com/ZoRvJJHC2n
— 科技基金 (@techfund1) 2025 年 6 月 16 日
欲了解更多详细信息，您可以在此处 阅读原始资料。
发表回复