最近的更新表明，台积电将不会在即将推出的 A14 芯片制造工艺中集成高数值孔径 EUV 光刻技术。相反，这家半导体巨头计划采用传统的 0.33 数值孔径 EUV 技术。
台积电的战略转变：优先考虑成熟技术，而非高NA EUV
台积电长期以来被公认为半导体创新领域的领导者，并经常为行业树立标杆。然而，在最近的北美技术研讨会上，台积电高级副总裁张文宏透露，公司将放弃在其A14制造工艺中使用高NA EUV光刻技术。这一决定表明公司将依赖成熟的技术，这可能会使英特尔代工厂和某些DRAM制造商获得竞争优势。
台积电将不会使用高NA EUV光刻技术来对A14芯片进行图案化，该芯片的生产计划于2028年开始。从2纳米到A14，我们不必使用高NA，但我们可以在处理步骤方面继续保持类似的复杂性。
每一代技术，我们都尽量减少掩模数量的增加。这对于提供经济高效的解决方案至关重要。
– 台积电的 Kevin Zhang
这一决定凸显了台积电在应对半导体技术发展的同时，致力于保持生产流程的高效性和成本效益的承诺。这一决定将对半导体行业的竞争态势产生重大影响。
这是一个不断发展的故事……
发表回复