看来，台湾半导体巨头台积电并不急于采用高数值孔径极紫外 (EUV) 光刻技术。最近的进展表明，该公司计划放弃这种尖端方法，转而采用成熟的方法进行即将推出的 A14 芯片生产。
台积电的战略转变：强调传统技术而非高NA EUV
台积电历来走在半导体技术进步的前沿，并经常以其创新实践引领行业发展。然而，在最近的纳米技术研讨会上，台积电高级副总裁张文宏宣布，公司将不再为A14工艺采用高数值孔径EUV光刻技术，而是采用传统的0.33数值孔径EUV技术。这一转变使台积电落后于英特尔等采用新型光刻工具的竞争对手。
台积电将不会使用高NA EUV光刻技术来对A14芯片进行图案化，该芯片的生产计划于2028年开始。从2纳米到A14，我们不必使用高NA，但我们可以在处理步骤方面继续保持类似的复杂性。
每一代技术，我们都尽量减少掩模数量的增加。这对于提供经济高效的解决方案至关重要。
– 台积电的 Kevin Zhang
台积电做出这一决定的主要考虑因素是采用高数值孔径 EUV 技术会导致生产成本大幅增加。有报告显示，与标准 EUV 方法相比，使用高数值孔径光刻技术可能会使成本增加高达 2.5 倍。如此大幅的成本上涨将使 A14 工艺的成本过高，进而使其与消费产品的集成变得复杂。
进一步复杂化的是 A14 芯片的设计特性，它要求每层都使用多个掩模版。采用高数值孔径 (NA) 的光刻技术会增加成本，且投资回报率 (ROI) 有限；因此，台积电专注于 0.33 数值孔径的 EUV 方法。这一策略使该公司能够利用多重曝光技术，在保持设计复杂性的同时控制总体生产成本。
奇怪的是，台积电不愿采用高NA EUV技术，这使其处于竞争劣势。据报道，英特尔代工厂准备在其即将推出的18A工艺中使用高NA技术，预计最早将于明年推出。这使得英特尔在技术上领先于台积电，台积电计划于2029年推出其A14P节点，这实际上将其高NA光刻技术的使用时间推迟了至少四年。这一战略选择可能为英特尔和其他竞争对手在半导体市场上带来显著优势。
发表回复