本文不构成投资建议。作者与文中提及的任何股票均无关联。
人工智能 (AI) 芯片的迅猛发展凸显了供应链中各公司的关键贡献。尽管 NVIDIA 公司常被公认为 AI 领域的领导者，但实际情况远比这复杂得多。从亚洲到美国，遍布各大洲的公司网络都在这个复杂的生态系统中扮演着至关重要的角色。
根据联合国的估计，到 2033 年，人工智能市场规模预计将达到惊人的 4.8 万亿美元。这凸显了确定人工智能供应链骨干组织的重要性，这些组织包括来自韩国和德国的晶圆制造商、美国的软件设计提供商以及台湾的半导体生产商。
了解 AI 芯片生命周期：EDA 公司的作用
在像 NVIDIA 这样的芯片设计公司将其创意付诸实践之前，基础工作是由电子设计自动化 (EDA) 公司完成的。尽管许多人认为半导体行业主要存在于亚洲，但事实上，许多 EDA 公司都位于美国。因此，打造 AI 芯片的旅程始于美国或欧洲。
EDA 公司在芯片设计初期以及制造后产品性能验证过程中发挥着重要作用，确保 AI 芯片符合高性能标准。该领域的知名企业包括 Cadence Design Systems、Synopsys、Ansys 和 Siemens，它们提供芯片设计和制造所需的工具。
利用 EDA 仿真工具，芯片设计人员可以在昂贵的制造阶段开始之前预测产品性能并进行调整。有趣的是，EDA 市场的大部分份额（约 70%）被三家公司所垄断：Cadence、Synopsys 和 Siemens。
Cadence上财年营收达46亿美元，提供种类繁多的产品，专注于集成电路设计和验证组件。Synopsys的营收略小，为32亿美元，是另一个关键参与者。然而，这两家公司在关键硬件组件方面都严重依赖少数供应商，这给半导体供应链带来了漏洞。
Cadence 的 Genus、Synopsys 的 Fusion 和西门子的 Oasys 等 EDA 解决方案在半导体设计的寄存器传输级 (RTL) 阶段运行，使设计人员能够在设计初始阶段映射芯片中的数据流并模拟性能。考虑到当今芯片架构的复杂性，这一阶段至关重要，因为芯片架构可能包含数十亿个晶体管，例如苹果最新的 M4 芯片就拥有 280 亿个晶体管。
在设计阶段，管理跨时钟域 (CDC) 和跨复位域 (RDC) 错误至关重要。为了管理这些错误，各种验证工具可以帮助工程师有效地验证和纠正错误。值得注意的是，Cadence 提供了 Conformal Litmus 和 Jasper CDC App，而 Synopsys 的 VC SpyGlass 和西门子的 Questa 平台也支持类似的功能。
AI 芯片设计的 RTL 和 CDC 阶段至关重要，因为设计人员需要确保其网表准确反映 RTL 规范——这一过程通常通过使用领先 EDA 公司的工具进行布局与原理图 (LVS) 检查来验证。此外，EDA 公司还提供仿真和原型设计系统，帮助设计人员确认其产品满足市场需求。
设计流程完成后，下一步是对芯片进行封装，以保护芯片并实现与印刷电路板 (PCB) 的连接。这些封装可以包含多个专为特定功能（例如逻辑处理或内存存储）设计的芯片组，以增强性能。
随着对包含数十亿个晶体管的芯片的持续需求，制造工艺必须适应先进的规格，并采用亚7纳米工艺等尖端技术。这些先进技术利用极紫外（EUV）光刻技术，在减小电路尺寸的同时，容纳更多的晶体管数量。
为了满足这些标准，EDA 公司与台积电等组织合作，验证有助于高效制造先进芯片的设计工具。
将设计转化为现实：台积电的关键作用
设计完成后，接下来或许也是最危险的阶段就是执行，而台积电 (TSMC) 是 AI 芯片生产的关键人物。台积电也是 NVIDIA Blackwell AI GPU 的制造力量，这款芯片是目前最先进的芯片，采用了台积电 N4 节点的专用版本。目前，N4 的大部分生产集中在台湾，位于亚利桑那州的一家工厂预计将很快提高产量。
生产流程始于台积电采购硅晶圆，主要依靠位于台湾台南的Fab 18工厂生产的12英寸或300毫米晶圆进行N4生产。这些晶圆的供应链非常广泛，主要供应商位于韩国、德国和日本，其中包括在台湾新竹运营工厂的环球晶圆公司。
尽管晶圆供应商种类繁多，但依赖阿斯麦（ASML）这家先进光刻设备的唯一供应商，在芯片制造过程中仍面临挑战——因为芯片制造过程的每个环节都要求精准。光刻技术是将复杂的图案压印在硅晶圆上的基础。
半导体制造工艺复杂，涉及多个阶段，其中包括制作将设计转移到晶圆上至关重要的光掩模。作为全球领先的光掩模制造商，台积电独立管理这一流程，但其也依赖外部供应商提供光刻胶——这种关键材料对制造质量有着至关重要的影响。
2019年，台积电因光刻胶污染问题遭遇重大挫折，凸显了该材料在生产链中的重要性。该供应链中的重要参与者包括信越化学和住友化学，以及供应关键光刻胶成分的日本公司TOK和JSR。
高质量光刻胶的重要性怎么强调都不为过，因为光刻工艺中的任何瑕疵都可能损害芯片的完整性。EUV技术的出现因其独特的挑战而加剧了光刻胶市场的发展，并催生了诸如Lam Research的干式光刻胶技术等创新替代方案。
光刻工艺也依赖于保护膜来保护光掩模在制造过程中免受污染，而EUV技术的最新进展给保护膜的制造能力带来了挑战。台积电已确认正在自主研发EUV保护膜，以满足日益增长的需求，使其产能翻番。
在后续的制造阶段——蚀刻、沉积、化学机械抛光 (CMP)、金属化和离子注入——化学工艺起着至关重要的作用。每个阶段都需要用到各种气体和化学物质，构成了 AI 芯片制造工艺的支柱。
例如，等离子蚀刻利用氩气和氟气等气体来实现精确的材料去除。沉积和化学机械抛光（CMP）的化学工艺同样多种多样，涉及众多原材料和特种化学品供应商。
杜邦、富士胶片和默克等主要化学品和气体供应商为AI芯片制造的多元化化学格局做出了重大贡献。随着需求的增长，液化空气集团和日酸等公司也在提供各种制造工艺所需的工业气体方面发挥着至关重要的作用。
与光刻和光掩模行业的其他专业领域相比，这条多元化的化学品供应链更具韧性。即使是杜邦和默克这样的巨头，也为整个AI芯片生产流程提供关键材料。
最后阶段：封装、测试及其他
芯片制造完成后，需要经过封装工艺，以确保其功能性以及与PCB的兼容性。这一阶段至关重要，因为封装后的芯片（即集成电路 (IC)）必须满足严格的性能和可靠性标准。
值得注意的是，封装已成为NVIDIA AI芯片供应链的瓶颈，因此需要与台积电合作，寻求有效的封装解决方案。CoWoS（晶圆上芯片）技术通过将各种组件集成到单个封装中，简化了封装流程。
封装中使用的主要材料包括陶氏和杜邦等公司提供的绝缘材料，以及各种制造商提供的底部填充和再分布层 (RDL) 组件。
在建立适当的基础后，微球和阻焊层在通过倒装芯片键合技术将芯片固定在基板上的过程中起着关键作用。此键合工艺对于将芯片和HBM（高带宽存储器）有效地连接到PCB至关重要。
除了基本要素外，基板（通常是 ABF（味之素增材制造膜）基板）构成了芯片的基础，并决定了芯片的热管理。Resonac 和 Panasonic 等主要供应商在供应链的这一环节做出了重大贡献，确保了 AI 芯片的先进热性能。
封装组装完成后，下一步是进行严格的测试，以检查是否存在缺陷并确保性能标准。京元电子和爱德万测试等公司为晶圆级和系统级测试提供必要的测试设备，而 Chroma ATE Inc.被认为是 NVIDIA 的主要 SLT 设备供应商。
这些芯片经过封装和测试后，会被集成到服务器系统中，以促进数据中心的AI计算。鸿海（富士康）和纬创已成为NVIDIA AI服务器的重要制造商，最终形成了一个复杂而至关重要的生态系统，支撑着AI芯片供应链。
发表回复