三星推出的2纳米环绕栅极（GAA）技术标志着半导体制造领域一次充满希望的飞跃。尽管该工艺的进步令人瞩目，但三星代工副总裁申钟信（Shin Jong-shin）提醒道，单纯地缩小技术节点会导致收益递减。因此，他提倡探索替代方法，特别是通过一种名为“设计与工艺集成优化”（DTCO）的方法，旨在发现能够提升这些先进节点效率的改进方法。
结构转换的增强：从 FinFET 到 GAA
在最近于首尔举行的第八届半导体产学研交流研讨会上，Shin Jong-shin 阐述了业界对 DTCO 的关注度不断提升。三星及其竞争对手台积电都成立了专门的团队，致力于同时改进设计和工艺技术。
目前，单靠工艺微缩只能带来 10% 到 15% 的提升。随着工艺性能提升达到极限，业界开始关注 DTCO。在 7nm 工艺中，大约 10% 的整体性能提升归功于 DTCO。我们预计，在 3nm 及以下工艺中，这一比例将达到 50%。三星和台积电都拥有专门的 DTCO 团队，并正在同步推进设计和工艺改进。
根据 The Elec 分享的见解，DTCO 允许工程师重新考虑现有的工艺约束，同时根据特斯拉等客户的要求调整设计变更。三星从 FinFET 到 GAA 结构的过渡始于其 3nm 技术；然而，最初的良率并不理想。相比之下，2nm 节点的早期结果显示出令人鼓舞的潜力。
从 N 节点到 M 节点，性能提升约 15%，面积减少约 15%。与每隔几个月性能翻倍的人工智能 (AI) 领域不同，在半导体工艺领域，即使是 1-2% 的差异也非常重要。1-2% 的性能差异可以成为工艺选择的标准。
为了进一步创新，三星还利用人工智能自动生成新的单元配置，从而减少占地面积并提高能源效率。三星的研究成果有望将DTCO的范围扩展为系统-工艺协同优化（SPCO）和系统-设计-工艺协同优化（SDTCO），从而进一步提升整体工艺的精细化。
据报道，三星已成功完成其第二代 2nm GAA 技术的基础设计，并计划在未来两年内推出其第三代技术，即 SF2P+。这种对推进 2nm GAA 工艺的战略重点，或许可以解释该公司决定推迟其 1.4nm 节点，优先考虑工艺改进，而非与行业领导者台积电直接竞争。
欲了解更多信息，请参阅《The Elec》。
在Wccftech上了解有关此开发的更多信息。
发表回复